電子設備及其制造方法
【專利說明】電子設備及其制造方法
[0001]相關申請的交叉引用
[0002]本申請要求于2013年11月29日提交的申請號為10_2013_0147559，標題為“電子設備及其制造方法”的韓國專利申請的優先權，其全部內容通過引用合并于此。
技術領域
[0003]本公開的實施例涉及一種存儲器電路或器件以及他們在電子設備或系統中的應用。
【背景技術】
[0004]隨著電子設備在具有低功耗、高性能和多功能性的情況下變得更小，對能夠在這些電子設備(例如，計算機、便攜式通信設備等)中儲存信息的半導體存儲器件的需求正增力口。這種半導體存儲器件可以利用電阻可變元件，所述電阻可變元件根據施加至這種元件的電壓或電流而在不同電阻狀態之間切換。例如，半導體存儲器件包括:阻變隨機存取存儲(RRAM)器件、相變隨機存取存儲(PRAM)器件、鐵電隨機存取存儲(FRAM)器件、磁阻隨機存取存儲(MRAM)器件、電熔絲等。
【發明內容】
[0005]本公開的實施例涉及存儲器電路、器件以及他們在電子設備或系統中的應用。
[0006]各種實施例涉及一種集成度提高、制造工藝的難度水平降低、以及數據儲存特性改善的電子設備。實施例還涉及一種制造電子設備的方法。
[0007]在一個實施例中，一種電子設備包括半導體存儲單元，所述半導體存儲單元包括:一個或更多個第一平面和一個或更多個第二平面，被設置在襯底之上并且沿著與襯底垂直的方向交替地層疊，其中第一平面中的每個包括沿著與襯底平行的第一方向延伸的多個第一線，而第二平面中的每個包括沿著與襯底平行且與第一方向交叉的第二方向延伸的多個第二線；多個可變電阻圖案，被插入在第一平面和第二平面之間，且在第一線和第二線之間的交叉點處具有島形狀；以及氣隙，被設置在垂直方向同一高度處的可變電阻圖案之間。
[0008]以上設備的實施例可以包括以下的一種或更多種。
[0009]氣隙沿著垂直方向延伸以穿通在不與第一線和第二線重疊的區域中的第一平面和第二平面。電子設備還包括包圍可變電阻圖案的側壁的絕緣圖案。絕緣圖案具有類似網的形狀且包圍氣隙。絕緣圖案包括具有島形狀的多個絕緣圖案，其中多個絕緣圖案中的每個包圍可變電阻圖案中的每個的側壁，以及氣隙具有類似網的形狀且包圍多個絕緣圖案的側壁。氣隙具有類似網的形狀且包圍可變電阻圖案的側壁。可變電阻圖案包括包含氧空位的缺氧金屬氧化物，且絕緣圖案包括包含比缺氧金屬氧化物更多氧的富氧金屬氧化物。富氧金屬氧化物滿足化學計量比。可變電阻圖案具有類似四邊形的形狀，對角線方向與第一方向和第二方向大體一致。電子設備還包括:第一間隔件，形成在第一線中的每個的兩個側壁上；以及第二間隔件，形成在第二線中的每個的兩個側壁上，其中，氣隙被設置在第一間隔件之間和第二間隔件之間。電子設備還包括掩埋在第一間隔件之間的第一絕緣層；以及掩埋在第二間隔件之間的第二絕緣層，其中氣隙穿通第一絕緣層和第二絕緣層。第一間隔件和第二間隔件由相對于第一絕緣層和第二絕緣層以及可變電阻圖案具有刻蝕選擇性的材料形成。電子設備還包括掩埋在第一線之間的第一絕緣層；以及掩埋在第二線之間的第二絕緣層，其中氣隙穿通第一絕緣層和第二絕緣層。
[0010]電子設備還可以包括微處理器，微處理器包括:控制單元，被配置成接收包括來自微處理器外部的命令的信號，并且執行命令的提取、譯碼或微處理器的信號的輸入或輸出的控制；運算單元，被配置成基于控制單元將命令譯碼的結果來執行操作；以及存儲單元，被配置成儲存用于執行操作的數據、與執行操作的結果相對應的數據、或執行操作的數據的地址，其中，半導體存儲單元是微處理器中的存儲單元的部分。
[0011]電子設備還可以包括處理器，處理器包括:核單元，被配置成利用數據、基于從處理器的外部輸入的命令來執行與命令相對應的操作；高速緩沖存儲單元，被配置成儲存用于執行操作的數據、與執行操作的結果相對應的數據、或執行操作的數據的地址；以及總線接口，連接在核單元和高速緩沖存儲單元之間，并且被配置成在核單元和高速緩沖存儲單元之間傳送數據，其中，半導體存儲單元是處理器中的高速緩沖存儲單元的部分。
[0012]電子設備還可以包括處理系統，處理系統包括:處理器，被配置成將通過處理器接收的命令譯碼，以及基于將命令譯碼的結果來控制對信息的操作；輔助存儲器件，被配置成儲存用于將命令譯碼的程序和信息；主存儲器件，被配置成調用和儲存來自輔助存儲器件的程序和信息，使得處理器在執行程序時可以使用程序和信息來執行操作；以及接口器件，被配置成在處理器、輔助存儲器件和主存儲器件中的至少一個與外部之間執行通信，其中，半導體存儲單元是處理系統中的輔助存儲器件或主存儲器件的部分。
[0013]電子設備還可以包括數據儲存系統，數據儲存系統包括:儲存器件，被配置成儲存數據并保存儲存的數據，而與電源無關；控制器，被配置成根據從外部輸入的命令來控制輸入數據至儲存器件和從儲存器件輸出數據；暫時儲存器件，被配置成暫時儲存在儲存器件和外部之間交換的數據；以及接口，被配置成在儲存器件、控制器、暫時儲存器件中的至少一個與外部之間執行通信，其中，半導體存儲單元是數據儲存系統中的儲存器件或暫時儲存器件的部分。
[0014]電子設備還可以包括存儲系統，存儲系統包括:存儲器，被配置成儲存數據并保存儲存的數據，而與電源無關；存儲器控制器，被配置成根據從外部輸入的命令來控制輸入數據至存儲器和從存儲器輸出數據；緩沖存儲器，被配置成緩沖在存儲器和外部之間交換的數據；以及接口，被配置成在存儲器、存儲器控制器、緩沖存儲器中的至少一個與外部之間執行通信，其中，半導體存儲單元是存儲系統中的存儲器或緩沖存儲器的部分。
[0015]在一個實施例中，一種制造包括半導體存儲單元的電子設備的方法包括以下步驟:在襯底之上形成沿著與襯底平行的第一方向延伸的多個第一線、和掩埋在第一線之間的第一絕緣層；在第一線和第一絕緣層之上形成可變電阻層；在可變電阻層之上形成沿著與襯底平行且與第一方向交叉的第二方向延伸多個第二線、和掩埋在第二線之間的第二絕緣層；以及通過在不與第一線和第二線重疊的區域中刻蝕第一絕緣層、可變電阻層和第二絕緣層來形成沿著與襯底垂直的方向延伸的孔。
[0016]以上方法的實施例可以包括以下中的一個或更多個。
[0017]所述方法還包括以下步驟:通過刻蝕由于孔暴露出的可變電阻層的側壁的部分或者將其轉換成絕緣圖案，在第一線和第二線之間的交叉點處形成具有島形狀的多個可變電阻圖案。可變電阻層包括包含氧空位的缺氧金屬氧化物，且絕緣圖案通過對可變電阻層的側壁的部分執行氧化工藝來形成。經由使用掩模的刻蝕工藝或經由自對準刻蝕工藝來執行孔的形成。所述方法還包括以下步驟:在形成孔時，在第一線中的每個的兩個側壁上形成第一間隔件；以及在第二線中的每個的兩個側壁上形成第二間隔件，其中第一間隔件和第二間隔件中的每個用作刻蝕阻擋層。在形成孔時，通過各項同性刻蝕工藝將可變電阻層在第一線和第二線之間的交叉點處分成具有島形狀的多個可變電阻圖案。所述方法還包括在形成孔之后將由孔暴露出的每個可變電阻圖案的側壁的部分轉換成絕緣圖案。可變電阻圖案包括包含氧空位的缺氧金屬氧化物，通過對可變電阻層的側壁的部分執行氧化工藝來形成絕緣圖案。
[0018]結合本文中提供的實施例的附圖和描述，所述的這些和其他的方面、實施方式以及相關優點將變得顯然，實施例的附圖和描述旨在提供所要求保護的本發明的進一步的解釋。
【附圖說明】
[0019]圖1至6說明根據本公開的一個實施例的半導體器件及其制造方法。
[0020]圖7A說明根據本公開的一個實施例的具有板形狀的可變電阻層。
[0021]圖7B說明根據本公開的另一個實施例的具有板形狀的可變電阻層。
[0022]圖8說明根據本公開的一個實施例的制造半導體器件的方法的中間工藝。
[0023]圖9說明實施基于公開的技術的存儲器電路的微處理器。
[0024]圖10說明實施基于公開的技術的存儲器電路的處理器。
[0025]圖11說明實施基于公開的技術的存儲器電路的系統。
[0026]圖12說明實施基于公開的技術的存儲器電路的數據儲存系統。
[0027]圖13說明實施基于公開的技術的存儲器電路的存儲系統。
【具體實施方式】
[0028]以下將參照附圖來描述本公開的各種實施例。
[0029]附圖并非按比例繪制，并且在一些情況下，為了清楚地示出實施例的某些特征，可能對附圖中的至少一些結構的比例做夸大處理。在附圖或說明書中呈現具有為多層結構中的兩層或更多層的實施例時，這些層的相對定位關系或布置這些層的順序反映實施例的特定實施方式，且不同的相對定位關系或布置層的順序也是可能的。另外，多層結構的實施例的描述或說明可以不反映特定的多層結構中存在的所有層(例如，一個或更多個附加層可以存在于兩個所示的層之間)。作為具體的實例，當所描述或所說明的多層結構的第一層涉及在第二層“上”或“之上”或在襯底“上”或“之上”時，第一層可以直接形成在第二層或襯底上，但是也可以表示如下的結構:一個或更多個其他的中間層存在于第一層和第二層之間或第一層和襯底之間。
[0030]圖1至6說明根據本公開的一個實施例的半導體器件及其制造方法。
[0031]此后將描述制造半導體器件的方法。
[0032]參見圖1，多個第一線110被形成為沿著第一水平方向(在下文中，被稱作為‘第一方向’)在襯底(未示出)之上延伸，使得兩個相鄰的第一線I1在第二水平方向(在下文中，被稱作為‘第二方向’)彼此間隔開預定距離。第二方向與第一方向交叉。在一個實施例中，第二方向與第一方向垂直。第一絕緣層115形成在相鄰的第一線110之間，以將相鄰的第一線I1彼此隔離。
[0033]在一個實施例中，通過將導電材料沉積在襯底之上且將沉積的導電材料圖案化成具有線型圖案來形成第一線110。隨后，通過將絕緣材料沉積以覆蓋包括第一線110的襯底的整個表面來形成第一絕緣層115。然后，對沉積的絕緣材料執行平坦化工藝，例如化學機械拋光(CMP)工藝，直到暴露出第一線110的頂表面。
[0034]在另一個實施例中，將絕緣材料沉積在襯底之上且將絕緣材料圖案化以形成多個第一絕緣層115，多個第一絕緣層115中的每個與相鄰的第一絕緣層115間隔開預設的距離。隨后，通過將導電材料沉積在包括第一絕緣層115的襯底的大體整個表面之上以填充由兩個相鄰的第一絕緣層115限定的每個空間，來形成第一線110。然后，對沉積的導電材料執行平坦化工藝，直到暴露出第一絕緣層115的頂表面。
[0035]第一線110可以由一種或更多種導電材料形成,例如，金屬、金屬氮化物、摻雜雜質的多晶硅材料或者他們的組合。第一絕緣層115可以由各種絕緣材料中的一種或多種(例如，氧化物層)形成。
[0036]參見圖2，在第一線110和第一絕緣層115之上形成可變電阻層120。
[0037]可變電阻層120由可變電阻材料形成，可變電阻材料根據施加至其的電壓或電流在不同電阻狀態之間切換。在一個實施例中，可變電阻層120包括單個層或多個層。可變電阻材料可以包括:金屬氧化物(例如，過