本發明涉及一種數據存儲電路，具體涉及一種電動汽車電池管理系統鐵電存儲電路。
背景技術：
傳統的主流半導體存儲器可以分為兩類：易失性和非易失性，易失性的存儲器包括靜態存儲器SRAM(static random access memory)和動態存儲器DRAM(dynamic random access memory),SRAM和DRAM在掉電時候均會失去保存的數據，RAM類型的存儲器易于使用而且性能好，可是他們同樣會在掉電的情況下會失去保存的數據。非易失性存儲器在掉電的情況下并不會丟失所存儲的數據，然而所有的主流的非易失性存儲器均源自于只讀存儲器(ROM)技術，然而被稱為只讀存儲器的東西肯定不容易進行寫入操作，其實事實上是根本不能寫入。所以有ROM技術研發出的存儲器則都具有寫入信息困難的特點，這些技術包括有EPROM、EEPROM和FLASH，這些存儲器不僅寫入速度慢，而且只能有限次的的擦寫，寫入時功耗大。
技術實現要素：
本發明的目的在于提供一種電動汽車電池管理系統鐵電存儲電路，該驅動電路不僅寫入速度快、寫入功耗小而且可以無限次寫入。
為實現上述目的，本發明采用了以下技術方案：
一種電動汽車電池管理系統鐵電存儲電路，包括DC/DC降壓單元、電平轉換單元及鐵電儲存單元，所述DC/DC降壓單元用于將5V電壓轉換為3V電壓，并向電平轉換單元及鐵電儲存單元提供該工作電壓，所述電平轉換單元用于接收單片機電壓和通訊信號，并將該電壓和通訊信號經電壓轉變后送入鐵電存儲單元儲存。
所述DC/DC降壓單元包括降壓芯片Q1，電容C1、C2、C3和C4，所述降壓芯片Q1的1腳和2腳接地，降壓芯片Q1的3和4腳接+5V電源，所述降壓芯片Q1的4腳通過并聯的電容C3和C4后接地，其5腳和6腳為電源，且該5腳和6腳通過并聯的電容C1和C2后接地。
所述電平轉換單元采用電平轉換芯片U1，所述電平轉換單元U1的6腳、7腳、8腳和9腳分別經上拉電阻R5、R6、R7、R8與DC/DC降壓單元的電壓輸出端相連，電平轉換單元U1的12腳、13腳、14腳和15腳分別經電阻R1、R2、R3、R4與DC/DC降壓單元的電壓輸入端相連；所述電平轉換單元U1的10腳經電阻R9接地，其2腳與DC/DC降壓單元的電壓輸出端相連，其19腳與DC/DC降壓單元的電壓輸入端相連。
所述鐵電儲存單元采用鐵電存儲芯片U2，所述鐵電儲存芯片U2的3腳、7腳、8腳均與3.3V電源相連，且其3腳經電容C9接地，其8腳經電容C7接地，其7腳經電容C8接地。
所述降壓芯片Q1的型號為汽車級MAX6070AAUT33+T。
所述電平轉換芯片U1的型號為汽車級MAX3001EAUP。
所述鐵電存儲芯片U2的型號為CY15B104Q。
本發明的有益效果是：
(1)芯片工作電壓穩定、抗干擾效果好且靜態功耗低。鐵電存儲電路采用汽車級降壓電路輸出3.3V電壓為電壓和信號電平轉換芯片U1和鐵電存儲芯片U2提供穩定的工作電壓，采用汽車級的電壓和信號轉換電路使得單片機端電壓、信號和鐵電存儲電壓和信號能夠很好的隔離，抗干擾效果好，并且此電路具有15KV的ESD(靜電)保護功能，并且靜態功耗比較低只有0.1uA。
(2)寫入速度快且可以無限次寫入，鐵電存儲電路的鐵電存儲芯片U2使用高級鐵電工藝4Mbit非易失性存儲器，以總線的速度執行寫操作并且使用高速的SPI總線與單片機傳輸，寫入速度快，該芯片能夠支持10的14平方讀寫周期，提供了更多的讀寫次數，可以無限次寫入。
附圖說明
圖1是本發明的電路圖。
具體實施方式
下面結合附圖對本發明做進一步說明：
如圖1所示，一種電動汽車電池管理系統鐵電存儲電路，包括DC/DC降壓單元、電壓和信號電平轉換單元、鐵電存儲單元，DC/DC降壓電路是5V轉3.3V電壓，為電壓和信號電平轉換芯片U1和鐵電存儲芯片U2提供穩定的工作電壓，連接單片機的5V電源和SPI通訊信號經過電壓和信號電平轉換芯片U1后轉為3.3V電源和SPI通訊信號，此3.3V電源和SPI通訊信號連接鐵電存儲芯片，使得鐵電存儲芯片和單片機通過高速的SPI傳輸，實現數據的存儲。
如圖1所示，DC/DC降壓單元包括降壓芯片Q1，電容C3、C1、C4和C2構成的，降壓芯片Q1的1腳和2腳接地,降壓芯片Q1的3腳接+5V電源，該降壓芯片的4腳接輸入電壓+5V，且接在濾波電容C3和C4的一端，濾波電容C3和C4的另一端接地,降壓芯片Q1的5腳和6腳輸出3.3V電壓，接在濾波電容C1和C2的一端，濾波電容C1和C2的另一端接地。本實施例中，降壓芯片Q1的型號為汽車級MAX6070AAUT33+T，濾波電容C1和C3為鉭電容,C2和C4為瓷片電容，電容C1和電容C2對輸入+5V電壓進行高頻和低頻濾波，電容C3和電容C4對輸出+3.3V電壓進行高頻和低頻濾波，輸出電壓精度可以達到0.04％同時經過電容濾波處理后給鐵電存儲芯片U2提供穩定的3.3V工作電壓。
電平轉換單元由電平轉換芯片U1，電阻R1、R2、R3、R4、R5、R6、R7、R8、R9，電容C5和C6構成,電平轉換芯片U1的2腳接轉換后3.3V電壓，接在濾波電容C5的一端，濾波電容C5的另一端接地,電平轉換芯片U1的6腳接轉換后的3.3V CS片選信號,接在限流電阻R8的一端，限流電阻R8的另一端接3.3V電壓，電平轉換芯片U1的7腳接轉換后的3.3V DI數據輸入信號，接在限流電阻R7的一端，限流電阻R7的另一端接3.3V電壓，電平轉換芯片U1的8腳接轉換后的3.3V DO數據輸出信號，接在限流電阻R6的一端，限流電阻R6的另一端接3.3V電壓，電平轉換芯片U1的9腳接轉換后的3.3V SCK時鐘信號，接在限流電阻R5的一端，限流電阻R5的另一端接3.3V電壓，電平轉換芯片U1的10腳接使能信號，接在下拉電阻R9的一端，下拉電阻R9的另一端接地,電平轉換芯片U1的11腳接地、電平轉換芯片U1的12腳接單片機的5V SPI1_SCLK時鐘信號,接在限流電阻R4的一端，限流電阻R4的另一端接5V電壓,電平轉換芯片U1的13腳接單片機的5V SPI1_MRST數據輸出信號,接在限流電阻R3的一端，限流電阻R3的另一端接5V電壓,電平轉換芯片U1的14腳接單片機的5V SPI1_MTSR數據輸入信號,接在限流電阻R2的一端，限流電阻R2的另一端接5V電壓,電平轉換芯片U1的15腳接單片機的5V SPI1_CS數據片選信號,接在限流電阻R1的一端，限流電阻R1的另一端接5V電壓.電平轉換芯片U1的19腳接單片機的5V電壓,接在濾波電容C6的一端，濾波電容C6的另一端接地。本實施例中電平轉換芯片U1的型號為汽車級MAX3001EAUP，該電平轉換單元提供了8路的電平轉換通道，電壓和信號實現5V到3.3V的轉換，此轉換單元通訊速度快提供了4MBIT通訊速率，功耗比較低靜態電流<10uA,當EN腳為低電平，靜態電流<2uA,而且此電壓和信號轉換單元抗靜電效果好，具有±15KV的ESD靜電保護功能。
鐵電存儲單元采用鐵電存儲芯片U2，該鐵電存儲芯片U2的1腳與單片機的CS片選信號相連，鐵電存儲芯片U2的2腳與單片機的DO數據輸出信號相連，鐵電存儲芯片U2的3腳接3.3V電壓，同時3腳經電容C9接地,鐵電存儲芯片U2的4腳接地,鐵電存儲芯片U2的5腳接單片機的DI數據輸入信號，鐵電存儲芯片U2的6腳接單片機的SCLK時鐘信號、鐵電存儲芯片U2的7腳接3.3V電壓，接在濾波電容C8的一端，濾波電容C8的另一端接GND,鐵電存儲芯片U2的8腳接3.3V電壓，接在濾波電容C7的一端，濾波電容C7的另一端接GND；設置鐵電存儲芯片U2取汽車級CY15B104Q，濾波電容C7、C8和C9取0.1uF,此鐵電存儲單元使用高級鐵電工藝4Mbit非易失性存儲器，具有更好的寫功能、高耐久性和低功耗，并且使用高速的SPI總線與單片機傳輸，可以改進F-RAM技術的高速寫入功能，此鐵電存儲芯片U2是一個SPI從設備，它運行速度可達到40MHZ,該高速串行總線為SPI主設備提供了性能優良的串行通信，SPI是帶有芯片選擇CS信號、串行輸入SI信號、串行輸出SO信號、串行時鐘SCK信號，當CS為高電平，則該芯片進入低功耗待機模式，并忽略其它輸入，當CS為低電平，該芯片將激活SCK信號，SCK的第一個上升沿表示SI信號引腳上SPI指令已接受到第一個最高有效位(MSB),所有的數據輸入和輸出均與串行時鐘SCK同步，SPI數據總線由SI和SO兩條線組成，可用于串行數據通信，SI也稱為主出從入(MOSI),SO則稱為主入從出(MISO)，主設備通過SI引腳將指令發送到從設備，從設備通過SO引腳進行響應。
本實施例采用DC/DC降壓單元，此降壓單元是5V轉3.3V電壓，為電壓和信號電平轉換芯片U1和鐵電存儲芯片U2提供穩定的工作電壓；采用電壓和信號轉換單元，此轉換單元連接單片機的5V電源和SPI通訊信號，經過電壓和信號電平轉換芯片U1后轉為3.3V電源和SPI通訊信號，此3.3V電源和SPI通訊信號連接鐵電存儲單元，使得鐵電存儲單元和單片機通過高速的SPI傳輸，實現數據的存儲。
以上所述的實施例僅僅是對本發明的優選實施方式進行描述，并非對本發明的范圍進行限定，在不脫離本發明設計精神的前提下，本領域普通技術人員對本發明的技術方案作出的各種變形和改進，均應落入本發明權利要求書確定的保護范圍內。