電子設備的制作方法

本申請要求2015年11月13日提交的申請號為10-2015-0159668的韓國專利申請的優先權，其通過引用整體合并于此。

技術領域

本公開的示例性實施例涉及一種存儲電路或器件及該存儲電路或器件在電子設備中的一些應用。

背景技術：

近來，已經對用于取代DRAM和快閃存儲器的存儲器件積極地進行了研究。這些存儲器件中的一種為使用具有如下電阻值的材料的電阻式存儲器件，該材料的電阻值根據施加給其的偏置而改變且在不同電阻態之間切換。即，電阻式存儲器件使用可變電阻材料。電阻式存儲器件的代表示例可以包括電阻式隨機存取存儲(RRAM)器件、相變隨機存取存儲(PRAM)器件、磁隨機存取存儲(MRAM)器件和鐵電隨機存取存儲(FRAM)器件。

技術實現要素：

各種實施例針對一種電子設備，在該電子設備中用于施加特定電壓給選中電阻式存儲單元的兩端的電路占據比現有技術的面積小的面積。

在一個實施例中，一種電子設備包括半導體存儲器。半導體存儲器可以包括：單元陣列，包括按照多個列和多個行布置的多個電阻式存儲單元；以及訪問電路，施加第一電壓或第二電壓給多個電阻式存儲單元的選中存儲單元的第一端，以及施加第三電壓給選中存儲單元的第二端，第三電壓具有與第一電壓的幅度實質上相同的幅度，且具有與第一電壓的極性相反的極性。

多個電阻式存儲單元中的每個電阻式存儲單元可以根據多個電阻式存儲單元的每個電阻式存儲單元中儲存的數據的值而具有高電阻態或低電阻態。

當執行寫入操作時，選中存儲單元的電阻值在寫入電壓被施加給選中存儲單元的第一端和第二端時改變，且數據被儲存在選中存儲單元中，以及當執行讀取操作時，與選中存儲單元的電阻值相對應的讀取電流在讀取電壓被施加給選中存儲單元的第一端和第二端時流經選中存儲單元。

第一電壓可以具有與寫入電壓的一半相對應的幅度，且與寫入電壓具有相同的極性。

第二電壓可以具有與通過從讀取電壓減去寫入電壓的一半的電壓而得到的值相對應的幅度，第二電壓與讀取電壓具有相同的極性。

第一電壓可以具有與讀取電壓的一半相對應的幅度，且與讀取電壓具有相同的極性。

第二電壓可以具有與通過從寫入電壓減去讀取電壓的一半的電壓而得到的值相對應的幅度，第二電壓與寫入電壓具有相同的極性。

寫入電壓可以根據要寫入至選中存儲單元中的數據的值而變化。

訪問電路可以包括：第一電壓泵至第三電壓泵，分別產生第一電壓至第三電壓；第一驅動單元至第三驅動單元，施加第一電壓至第三電壓給選中存儲單元的第一端和第二端；以及第一電容器至第三電容器，第一電容器至第三電容器中的每個耦接在第一電壓泵至第三電壓泵中的對應的電壓泵與第一驅動單元至第三驅動單元中的對應的驅動單元之間。

該電子設備還包括微處理器，所述微處理器可以包括：控制單元，被配置成從微處理器的外部接收包括命令的信號，并執行對命令的提取、解碼或對微處理器的信號的輸入或輸出的控制；以及操作單元，被配置成基于控制單元對命令解碼的結果來執行操作；以及存儲器單元，被配置成儲存用于執行操作的數據、與執行操作的結果相對應的數據或被執行操作的數據的地址，其中，包括可變電阻元件的半導體存儲器單元是微處理器中的存儲器單元的部件。

該電子設備還包括處理器，所述處理器可以包括：核心單元，被配置成通過使用數據而基于從處理器的外部輸入的命令來執行與命令相對應的操作；高速緩沖存儲器單元，被配置成儲存用于執行操作的數據、與執行操作的結果相對應的數據或被執行操作的數據的地址；以及總線接口，連接在核心單元與高速緩沖存儲器單元之間，且被配置成在核心單元與高速緩沖存儲器單元之間傳輸數據，其中，包括可變電阻元件的半導體存儲器單元是處理器中的高速緩沖存儲器單元的部件。

該電子設備還包括處理系統，所述處理系統可以包括：處理器，被配置成對處理器接收的命令解碼，并基于對命令解碼的結果來控制針對信息的操作；輔助存儲器件，被配置成儲存用于對命令解碼的程序以及信息；主存儲器件，被配置成：從輔助存儲器件調用并儲存程序和信息，使得處理器在運行程序時能夠使用程序和信息來執行操作；以及接口設備，被配置成執行在處理器、輔助存儲器件或主存儲器件與外部之間的通信，其中，包括可變電阻元件的半導體存儲器單元是處理系統中的輔助存儲器件或主存儲器件的部件。

該電子設備還包括數據儲存系統，所述數據儲存系統可以包括：儲存器件，被配置成：儲存數據，且無論電源如何都保存所儲存的數據；控制器，被配置成根據從外部輸入的命令來控制將數據輸入至儲存器件和從儲存器件輸出數據；暫時儲存器件，被配置成暫時地儲存在儲存器件與外部之間交換的數據；以及接口，被配置成執行儲存器件、控制器和暫時儲存器件中的至少一種與外部之間的通信，其中，包括可變電阻元件的半導體存儲器單元是數據儲存系統中的儲存器件或暫時儲存器件的部件。

該電子設備還可以包括存儲系統。所述存儲系統包括：存儲器，被配置成：儲存數據，且無論電源如何都保存所儲存的數據；存儲器控制器，被配置成根據從外部輸入的命令來控制將數據輸入至存儲器和從存儲器輸出數據；緩沖存儲器，被配置成對在存儲器與外部之間交換的數據進行緩沖；以及接口，被配置成執行存儲器、存儲器控制器和緩沖存儲器中的至少一種與外部之間的通信，其中，包括可變電阻元件的半導體存儲器單元是存儲系統中的存儲器或緩沖存儲器的部件。

在一個實施例中，一種電子設備包括半導體存儲器。該半導體存儲器可以包括：多個列線；多個行線；多個電阻式存儲單元，布置在多個列線與多個行線的相交部分處，多個電阻式存儲單元中的每個耦接在多個列線中的對應的列線與多個行線中的對應的行線之間；列電路，施加第一電壓或第二電壓給多個列線中的選中列線；以及行電路，施加第三電壓給多個行線中的選中行線，其中，第三電壓具有與第一電壓的幅度實質上相同的幅度，且具有與第一電壓的極性相反的極性。

多個電阻式存儲單元中的每個可以根據多個電阻式存儲單元的所述每個電阻式存儲單元中儲存的數據的值而具有高電阻態或低電阻態。

當執行寫入操作可以時，選中電阻式存儲單元的電阻值在寫入電壓被施加給選中電阻式存儲單元的第一端和第二端時改變，且數據被儲存在選中電阻式存儲單元中。

當執行讀取操作可以時，與選中電阻式存儲單元的電阻值相對應的讀取電流在讀取電壓被施加給選中電阻式存儲單元時流經選中電阻式存儲單元，以及其中，選中電阻式存儲單元耦接在選中列線與選中行線之間。

第一電壓可以具有與寫入電壓的一半相對應的幅度，且與寫入電壓具有相同的極性。

第二電壓可以具有與通過從讀取電壓減去寫入電壓的一半的電壓而得到的值相對應的幅度，第二電壓與讀取電壓具有相同的極性。

第一電壓可以具有與讀取電壓的一半相對應的幅度，且與讀取電壓具有相同的極性。

第二電壓可以具有與通過從寫入電壓減去讀取電壓的一半的電壓而得到的值相對應的幅度，第二電壓與寫入電壓具有相同的極性。

寫入電壓可以根據要被寫入至選中電阻式存儲單元中的數據的值而變化。

列電路可以包括：第一電壓泵和第二電壓泵，分別產生第一電壓和第二電壓；第一驅動單元和第二驅動單元，分別施加第一電壓和第二電壓給選中列線；以及第一電容器和第二電容器，第一電容器和第二電容器中的每個耦接在第一電壓泵和第二電壓泵中的對應的電壓泵與第一驅動單元和第二驅動單元中的對應的驅動單元之間。

行電路可以包括：第三電壓泵，產生第三電壓；第三驅動單元，施加第三電壓給選中行線；以及第三電容器，耦接在第三電壓泵與第三驅動單元之間。

該電子設備還包括微處理器，所述微處理器可以包括：控制單元，被配置成從微處理器的外部接收包括命令的信號，并執行對命令的提取、解碼或對微處理器的信號的輸入或輸出的控制；以及操作單元，被配置成基于控制單元對命令解碼的結果來執行操作；以及存儲器單元，被配置成儲存用于執行操作的數據、與執行操作的結果相對應的數據或被執行操作的數據的地址，其中，包括可變電阻元件的半導體存儲器單元是微處理器中的存儲器單元的部件。

該電子設備還包括處理器，所述處理器可以包括：核心單元，被配置成通過使用數據而基于從處理器的外部輸入的命令來執行與命令相對應的操作；高速緩沖存儲器單元，被配置成儲存用于執行操作的數據、與執行操作的結果相對應的數據或被執行操作的數據的地址；以及總線接口，連接在核心單元與高速緩沖存儲器單元之間，且被配置成在核心單元與高速緩沖存儲器單元之間傳輸數據，其中，包括可變電阻元件的半導體存儲器單元是處理器中的高速緩沖存儲器單元的部件。

該電子設備還包括處理系統，所述處理系統可以包括：處理器，被配置成對處理器接收的命令解碼，并基于對命令解碼的結果來控制針對信息的操作；輔助存儲器件，被配置成儲存用于對命令解碼的程序以及信息；主存儲器件，被配置成：從輔助存儲器件調用并儲存程序和信息，使得處理器在運行程序時能夠使用程序和信息來執行操作；以及接口設備，被配置成執行處理器、輔助存儲器件或主存儲器件與外部之間的通信，其中，包括可變電阻元件的半導體存儲器單元是處理系統中的輔助存儲器件或主存儲器件的部件。

該電子設備還包括數據儲存系統，所述數據儲存系統可以包括：儲存器件，被配置成：儲存數據，且無論電源如何都保存所儲存的數據；控制器，被配置成根據從外部輸入的命令來控制將數據輸入至儲存器件和從儲存器件輸出數據；暫時儲存器件，被配置成暫時地儲存在儲存器件與外部之間交換的數據；以及接口，被配置成執行儲存器件、控制器和暫時儲存器件中的至少一種與外部之間的通信，其中，包括可變電阻元件的半導體存儲器單元是數據儲存系統中的儲存器件或暫時儲存器件的部件。

該電子設備還可以包括存儲系統。該存儲系統包括：存儲器，被配置成：儲存數據，且無論電源如何都保存所儲存的數據；存儲器控制器，被配置成根據從外部輸入的命令來控制將數據輸入至存儲器和從存儲器輸出數據；緩沖存儲器，被配置成對在存儲器與外部之間交換的數據進行緩沖；以及接口，被配置成執行存儲器、存儲器控制器和緩沖存儲器中的至少一種與外部之間的通信，其中，包括可變電阻元件的半導體存儲器單元是存儲系統中的存儲器或緩沖存儲器的部件。

附圖說明

圖1圖示電阻式存儲器件的單元陣列。

圖2A和圖2B分別圖示對圖1的單元陣列中的存儲單元執行的寫入操作和讀取操作。

圖3圖示根據本公開的一個實施例的半導體器件。

圖4A和圖4B分別圖示根據第一實施例的在存儲器件中執行的寫入操作和讀取操作。

圖5A和圖5B分別圖示根據第二實施例的在存儲器件中執行的寫入操作和讀取操作。

圖6A和圖6B圖示根據第一實施例的用于施加電壓給存儲器件中的選中電阻式存儲單元的電路和操作。

圖7A和圖7B圖示根據第二實施例的施加電壓給存儲器件中的選中電阻式存儲單元的電路和操作。

圖8示出基于所公開的技術來實施存儲電路的微處理器的配置圖的示例。

圖9示出基于所公開的技術來實施存儲電路的處理器的配置圖的示例。

圖10示出基于所公開的技術來實施存儲電路的系統的配置圖的示例

圖11示出基于所公開的技術來實施存儲電路的數據儲存系統的配置圖的示例。

圖12示出基于所公開的技術來實施存儲電路的存儲系統的配置圖的示例。

具體實施方式

下面將參照附圖來更詳細地描述各種實施例。然而，本發明可以以不同的形式來實施，而不應當被解釋為局限于本文中所闡述的實施例。相反地，這些實施例被提供使得本公開將徹底且完整，且這些實施例將把本發明的范圍充分地傳達給本領域技術人員。貫穿本公開，相同的附圖標記在本發明的各種附圖和實施例中始終指代相同的部分。

電阻式存儲器件包括具有交叉點陣列結構的存儲單元陣列。存儲單元陣列包括彼此交叉設置的多個下電極(例如，多個行線)和多個上電極(例如，多個列線)。存儲單元陣列還包括設置在所述多個下電極與所述多個上電極的相交部分處的存儲單元。每個存儲單元包括串聯連接的可變電阻元件和選擇元件。

圖1圖示了電阻式存儲器件的單元陣列。

參見圖1，電阻式存儲器件的單元陣列包括多個行線ROW1至ROW3(也稱作字線)、多個列線COL1至COL3(也稱作位線)以及分別設置在多個行線ROW1至ROW3與多個列線COL1至COL3的相交部分處的存儲單元M11至M33。存儲單元M11至M33中的每個包括串聯耦接的選擇元件D11至D33中的對應的一個選擇元件和可變電阻元件R11至R33中的對應的一個可變電阻元件。可變電阻元件R11至R33中的每個根據對應的存儲單元中儲存的數據的值而具有高電阻態或低電阻態。二極管可以用作選擇元件D11至D33。

圖2A和圖2B分別圖示了在對圖1中的選中存儲單元(例如，存儲單元M22)執行寫入操作和讀取操作時施加給單元陣列的電壓的電平。

參見圖2A，當對選中存儲單元M22執行寫入操作時，開關S1和S3導通。開關S1連接到耦接至選中存儲單元M22的列線COL2，而開關S3連接到耦接至選中存儲單元M22的行線ROW2。相應地，將具有與寫入電壓Vw的一半相對應的幅度且具有與寫入電壓Vw相同的極性的電壓Vw/2施加給耦接至選中存儲單元M22的選中列線COL2。將具有與寫入電壓Vw的一半相對應的幅度且具有與寫入電壓Vw的極性相反的極性的電壓-Vw/2施加給耦接至選中存儲單元M22的選中行線ROW2。

寫入電壓Vw具有足以使電阻式存儲單元M11至M33的可變電阻元件R11至R33中的每個可變電阻元件的電阻態切換的電平。

可以將接地電壓VSS或不同的電壓施加給未選中列線COL1和COL3以及未選中行線ROW1和ROW3，或者可以浮置未選中列線COL1和COL3以及未選中行線ROW1和ROW3。在附圖中，為了圖示方便，未示出施加給未選中列線和未選中行線的電壓。

參見圖2B，當對選中存儲單元M22執行讀取操作時，開關S2和S4導通。開關S2連接至選中列線COL2，而開關S4連接至選中行線ROW2。相應地，將具有與讀取電壓Vr的一半相對應的幅度且與讀取電壓Vr具有相同的極性的電壓Vr/2施加給耦接至選中存儲單元M22的選中列線COL2。將具有與讀取電壓Vr的一半相對應的幅度且具有與讀取電壓Vr的極性相反的極性的電壓-Vr/2施加給耦接至選中存儲單元M22的選中行線ROW2。讀取電壓Vr具有足以讀出電阻式存儲單元M11至M33中的每個中儲存的數據的電平。

如上所述，可以通過施加一半電壓Vw/2、-Vw/2、Vr/2或-Vr/2給選中列線或選中行線中的一個來降低施加給選中列線和選中行線中的另一個的電壓的幅度，以將寫入電壓Vw或讀取電壓Vr施加給選中存儲單元M22的兩端。

然而，在這種情況下，因為該電路包括用于產生四個電壓Vw/2、-Vw/2、Vr/2和-Vr/2的電壓泵、用于將這四個電壓Vw/2、-Vw/2、Vr/2和-Vr/2選擇性地施加給選中列線和選中行線的開關以及存儲電容器(reservoir capacitor)，所以用于訪問選中存儲單元的電路所占據的面積增大。

圖3圖示了根據本公開的一個實施例的半導體器件。

參見圖3，半導體器件可以包括單元陣列310、列電路320和行電路330。單元陣列310可以包括多個列線COL1至COL3(也稱作位線)、多個行線ROW1至ROW3(也稱作字線)以及分別設置在列線COL1至COL3與行線ROW1至ROW3的相交部分處的多個存儲單元M11至M33。在圖3中，為了描述的方便，單元陣列310包括3列×3行，但是單元陣列310可以包括數十或數百列×數十或數百行。

列電路320和行電路330施加寫入電壓Vw或讀取電壓Vr給選中存儲單元的兩端，并感測流入選中存儲單元中的讀取電流。因此，列電路320和行電路330可以被共同地稱作訪問電路。

存儲單元M11至M33中的每個可以包括可變電阻元件R11至R33中的對應的一個和串聯耦接至各個可變電阻元件R11至R33的選擇元件S11至S33中的對應的一個。可變電阻元件R11至R33中的每個在第一數據(例如，數據“0”)儲存在對應的存儲單元中時可以具有低電阻態(也稱作設置態)，或者在第二數據(例如，數據“1”)儲存在對應的存儲單元中時可以具有高電阻態(也稱作重置態)。選擇元件可以包括雙向閾值開關(OTS)元件。

在圖3中，存儲單元M11至M33的可變電阻元件R11至R33直接耦接到列線COL1至COL3，而存儲單元M11至M33的選擇元件S11至S33直接耦接到行線ROW1至ROW3。然而，配置不局限于此。例如，可以顛倒可變電阻元件的位置與選擇元件的位置。即，可變電阻元件R11至R33可以直接耦接到行線ROW1至ROW3，而選擇元件S11至S33可以直接耦接到列線COL1至COL3。

當寫入電壓Vw被施加給電阻式存儲單元M11至M33中的每個的兩端時，可變電阻元件R11至R33中的每個的電阻態可以切換。在這種情況下，寫入電壓Vw的幅度可以根據可變電阻元件R11至R33中的每個的電阻態切換至低電阻態還是切換至高電阻態而改變。當讀取電壓Vr被施加給電阻式存儲單元M11至M33中的每個的兩端時，與可變電阻元件R11至R33中的每個的電阻值相對應的讀取電流可以流入電阻式存儲單元M11至M33的每個中。相應地，可變電阻元件R11至R33中的每個具有低電阻態還是高電阻態(即，電阻式存儲單元M11至M33的每個中儲存的數據是第一數據還是第二數據)可以通過感測這種讀取電流來判斷。

列電路320可以施加第一電壓V1或第二電壓V2給列線COL1至COL3中的通過列地址C_ADD而選擇的選中列線，以及可以施加特定電壓給未選中列線。行電路330可以施加第三電壓V3給行線ROW1至ROW3中的通過行地址R_ADD而選擇的選中行線，以及可以施加特定電壓給未選中行線。第三電壓V3可以與第一電壓V1具有相同的幅度，但可以具有與第一電壓V1的極性相反的極性。

在各種實施例中，第一電壓V1至第三電壓V3中的每個的幅度和極性可以不同。下面關于第一實施例和第二實施例來描述第一電壓V1至第三電壓V3的幅度和極性。

圖4A和圖4B分別圖示了根據第一實施例的在存儲器件中執行寫入操作和讀取操作時施加給選中電阻式存儲單元M22的兩端的電壓。

在第一實施例中，第一電壓V1可以具有與寫入電壓Vw的一半相對應的幅度，且可以與寫入電壓Vw具有相同的極性。第二電壓V2可以具有通過從讀取電壓Vr減去寫入電壓Vw的一半的電壓而得到的值，且可以與讀取電壓Vr具有相同的極性。第三電壓V3可以具有與寫入電壓Vw的一半相對應的幅度，且可以具有與寫入電壓Vw的極性相反的極性。即，第一電壓V1至第三電壓V3可以分別表示為V1＝Vw/2，V2＝Vr-Vw/2，而V3＝-Vw/2。

在第一實施例中，列電路320可以在執行寫入操作時施加第一電壓V1給選中列線COL2，以及可以在執行讀取操作時施加第二電壓V2給選中列線COL2。行電路330可以在執行寫入操作和讀取操作時施加第三電壓V3給選中行線ROW2。在執行寫入操作時，施加第一電壓V1(即，Vw/2)給選中電阻式存儲單元M22的一端，而施加第三電壓V3(即，-Vw/2)給選中電阻式存儲單元M22的另一端。相應地，在執行寫入操作時，施加給選中電阻式存儲單元M22的兩端的電壓可以與寫入電壓Vw具有實質上相同的幅度。在執行讀取操作時，施加第二電壓V2(即，Vr-Vw/2)給選中電阻式存儲單元M22的一端，而施加第三電壓V3(即，-Vw/2)給選中電阻式存儲單元M22的另一端。相應地，在執行讀取操作時，施加給選中電阻式存儲單元M22的兩端的電壓可以與讀取電壓Vr具有實質上相同的幅度。

圖5A和圖5B分別圖示了根據第二實施例的在存儲器件中執行寫入操作和讀取操作時施加給選中電阻式存儲單元M22的兩端的電壓。

在第二實施例中，第一電壓V1可以具有與讀取電壓Vr的一半相對應的幅度，且可以與讀取電壓Vr具有相同的極性。第二電壓V2可以具有通過從寫入電壓Vw減去讀取電壓Vr的一半的電壓而得到的值，且可以與寫入電壓Vw具有相同的極性。第三電壓V3可以具有與讀取電壓Vr的一半相對應的幅度，且可以具有與讀取電壓Vr的極性相反的極性。即，第一電壓V1至第三電壓V3分別可以表示為V1＝Vr/2、V2＝Vw-Vr/2和V3＝-Vr/2。

在第二實施例中，列電路320可以在執行寫入操作時施加第二電壓V2給選中列線COL2，以及可以在執行讀取操作時施加第一電壓V1給選中列線COL2。行電路330可以在執行寫入操作和讀取操作時施加第三電壓V3給選中行線ROW2。相應地，如在第一實施例中那樣，在執行寫入操作時寫入電壓Vw可以被施加給選中電阻式存儲單元M22的兩端，而在執行讀取操作時讀取電壓Vr可以被施加給選中電阻式存儲單元M22的兩端。

圖6A和圖6B圖示了根據第一實施例的用于施加電壓給存儲器件中的選中電阻式存儲單元M22的電路和操作。

參見圖6A和圖6B，列電路320可以包括第一電壓泵321和第二電壓泵322、第一驅動單元323和第二驅動單元324、第一電容器C1和第二電容器C2以及第一開關S1和第二開關S2。行電路330可以包括第三電壓泵331、第三驅動單元332、第三電容器333和第三開關S3。

第一電壓泵321可以產生電壓Vw/2。第一驅動單元323可以包括寫入驅動器，所述寫入驅動器用于在執行寫入操作時利用通過第一電壓泵321而產生的電壓Vw/2來驅動選中列線。第一電容器C1設置在第一電壓泵321與第一驅動單元323之間，且耦接在第一電壓泵321和第一驅動單元323的連接節點與接地端子之間。第一電容器C1可以用作用于維持第一電壓V1(即，電壓Vw/2)的穩定性的存儲電容器。第一開關S1耦接在第一驅動單元323與列線之間，且可以在寫入操作中當列線通過列地址C_ADD而被選中時導通。

第二電壓泵322可以產生電壓Vr-Vw/2。第二驅動單元324可以包括感測放大器，所述感測放大器用于在執行讀取操作時利用通過第二電壓泵322而產生的電壓Vr-Vw/2來驅動選中列線。第二電容器C2設置在第二電壓泵322與第二驅動單元324之間，且耦接在第二電壓泵322和第二驅動單元324的連接節點與接地端子之間。第二電容器C2可以用作用于維持第二電壓V2(即，電壓Vr-Vw/2)的穩定性的存儲電容器。第二開關S2耦接在第二驅動單元324與列線之間，且可以在執行讀取操作時當列線通過列地址C_ADD而被選中時導通。

第三電壓泵331可以產生電壓-Vw/2。第三驅動單元332可以包括驅動器，所述驅動器用于在執行寫入操作和讀取操作時利用通過第三電壓泵331而產生的電壓-Vw/2來驅動選中列線。第三電容器C3設置在第三電壓泵331與第三驅動單元332之間，且耦接在第三電壓泵331和第三驅動單元332的連接節點與接地端子之間。第三電容器C3可以用作用于維持第三電壓V3(即，電壓Vw/2)的穩定性的存儲電容器。第三開關S3耦接在第三驅動單元332與行線之間，且可以在執行寫入操作和讀取操作時當行線通過行地址R_ADD而被選中時導通。

在寫入操作中，如圖6A中所示，第一開關S1和第三開關S3可以導通，而第二開關S2可以關斷。另一方面，在讀取操作中，如圖6B中所示，第二開關S2和第三開關S3可以導通，而第一開關S1可以關斷。

圖7A和圖7B圖示了根據第二實施例的用于施加電壓給存儲器件中的選中電阻式存儲單元M22的電路和操作。

除了在執行寫入操作和讀取操作時通過電壓泵而產生的電壓的電平以及開關的導通/關斷狀態之外，圖7A和圖7B的電路與圖6A和圖6B的電路相同。

參見圖7A和圖7B，在列電路320’中，第一電壓泵321’產生電壓Vr/2，第二電壓泵322’產生電壓Vw-Vr/2，第一驅動單元323’在執行讀取操作時利用電壓Vr/2來驅動選中列線，以及第二驅動單元324’在執行寫入操作時利用電壓Vw-Vr/2來驅動選中列線。在行電路330’中，第三電壓泵331’產生電壓-Vr/2，而第三驅動單元332’在執行讀取操作和寫入操作時利用電壓-Vr/2來驅動選中行線。

在寫入操作中，如圖7A中所示，第二開關S2和第三開關S3可以導通，而第一開關S1可以關斷。另一方面，在讀取操作中，如圖7B中所示，第一開關S1和第三開關S3可以導通，而第二開關S2可以關斷。

根據本公開的實施例的存儲器件可以將用來施加寫入電壓和讀取電壓(例如，Vw和Vr)給選中電阻式存儲單元的兩端的四種類型的電壓(例如，Vw/2、Vr/2、-Vw/2和-Vr/2)減少至三種類型的電壓，例如，V1、V2和V3。相應地，因為用來供應寫入電壓和讀取電壓的泵、電容器、驅動單元和開關的數量減少了，所以用于供應寫入電壓和讀取電壓的電路所占據的面積可以減小。此外，當基極電壓被施加給未選中列線或行線時，可以降低漏電流。在圖6A和圖6B以及圖7A和圖7B中，泵和電容器二者都已經被圖示為包括在列電路或行電路中，但是在其他實施例中，泵和電容器中至少一種可以存在于列電路或行電路的外部。

以上和其他的基于所公開的技術的存儲電路或半導體器件可以用于一系列的設備或系統中。圖8至圖12提供了可以實施本文中所公開的存儲電路的設備或系統的一些示例。

圖8示出了基于所公開的技術的另一種實施方式的微處理器的配置圖的示例。

參見圖8，微處理器1000可以執行用于控制并調諧一系列過程(從各種外部設備接收數據、處理數據以及將處理結果輸出給外部設備)的任務。微處理器1000可以包括存儲器單元1010、操作單元1020和控制單元1030等。微處理器1000可以為各種數據處理單元，諸如中央處理單元(CPU)、圖形處理單元(GPU)、數字信號處理器(DSP)和應用處理器(AP)。

存儲器單元1010是微處理器1000中儲存數據的部分，如處理器寄存器或寄存器等。存儲器單元1010可以包括數據寄存器、地址寄存器和浮點寄存器等。此外，存儲器單元1010可以包括各種寄存器。存儲器單元1010可以執行這樣的功能：暫時地儲存要通過操作單元1020來執行操作的數據、執行該操作的結果數據以及用于執行該操作的數據被儲存的地址。

存儲器單元1010可以包括上述的根據實施方式的半導體器件中的一種或更多種。例如，存儲器單元1010可以包括：單元陣列，能夠包括按照多個列和多個行來布置的多個電阻式存儲單元；以及訪問電路，能夠施加第一電壓或第二電壓給電阻式存儲單元的選中存儲單元的第一端，以及施加第三電壓給選中存儲單元的第二端，第三電壓與第一電壓相等，且具有與第一電壓的極性相反的極性。由此可以降低存儲器單元1010的大小。因此，可以改善微處理器1000的大小。

操作單元1020可以根據控制單元1030對命令解碼的結果來執行四則算術運算或邏輯運算。操作單元1020可以包括至少一個算術邏輯單元(ALU)等。

控制單元1030可以從微處理器1000的存儲器單元1010、操作單元1020和外部設備接收信號，執行對命令的提取、解碼和對微處理器1000的信號的輸入和輸出的控制，以及運行通過程序來表示的處理。

根據當前實施方式的微處理器1000可以額外包括高速緩沖存儲器單元1040，高速緩沖存儲器單元1040可以暫時地儲存要從除存儲器單元1010以外的外部設備輸入的數據或要輸出給外部設備的數據。在這種情況下，高速緩沖存儲器單元1040可以經由總線接口1050與存儲器單元1010、操作單元1020和控制單元1030交換數據。

圖9是基于所公開的技術的另一種實施方式的處理器的配置圖。

參見圖9，處理器1100可以通過包括除執行用于控制并調諧一系列過程(從各種外部設備接收數據、處理該數據以及將處理結果輸出給外部設備)的任務的微處理器的功能以外的各種功能來改善性能以及實現多功能。處理器1100可以包括用作微處理器的核心單元1110、用來暫時地儲存數據的高速緩沖存儲器單元1120以及用于在內部器件與外部設備之間傳送數據的總線接口1130。處理器1100可以包括各種片上系統(SoC)(諸如多核處理器)、圖形處理單元(GPU)和應用處理器(AP)。

當前實施方式的核心單元1110是對從外部設備輸入的數據執行算術邏輯運算的部件，且可以包括存儲器單元1111、操作單元1112和控制單元1113。

存儲器單元1111是處理器1100中的儲存數據的部件，如處理器寄存器或寄存器等。存儲器單元1111可以包括數據寄存器、地址寄存器和浮點寄存器等。此外，存儲器單元1111可以包括各種寄存器。存儲器單元1111可以執行這樣的功能：暫時地儲存要通過操作單元1112來執行操作的數據、執行該操作的結果數據以及用于執行該操作的數據被儲存的地址。操作單元1112是處理器1100中的執行操作的部件。操作單元1112可以根據控制單元1113對命令解碼的結果等來執行四則算術運算、邏輯運算等。操作單元1112可以包括至少一個算術邏輯單元(ALU)等。控制單元1113可以從處理器1100的存儲器單元1111、操作單元1112和外部設備接收信號，執行對命令的提取、解碼和對處理器1100的信號的輸入和輸出的控制，以及運行通過程序來表示的處理。

高速緩沖存儲器單元1120是暫時地儲存數據的部件以補償高速工作的核心單元1110與低速工作的外部設備之間在數據處理速度上的差異。高速緩沖存儲器單元1120可以包括主儲存部1121、二級儲存部1122和三級儲存部1123。一般而言，高速緩沖存儲器單元1120包括主儲存部1121和二級儲存部1122，以及在需要大儲存容量的情況下可以包括三級儲存部1123。根據場合的需求，高速緩沖存儲器單元1120可以包括更大數量的儲存部。也就是說，可以根據設計來改變高速緩沖存儲器單元1120中包括的儲存部的數量。主儲存部1121、二級儲存部1122和三級儲存部1123儲存和區分數據的速度可以相同或不同。在各個儲存部1121、1122和1123的速度不同的情況下，主儲存部1121的速度可以是最大的。高速緩沖存儲器單元1120的主儲存部1121、二級儲存部1122和三級儲存部1123中的至少一個儲存部可以包括上述的根據實施方式的半導體器件中的一種或更多種。例如，高速緩沖存儲器單元1120可以包括：多個電阻式存儲單元，按照多個列和多個行來布置；以及訪問電路，能夠施加第一電壓或第二電壓給電阻式存儲單元的選中存儲單元的第一端，以及施加第三電壓給選中存儲單元的第二端，第三電壓與第一電壓相等，且具有與第一電壓的極性相反的極性。由此可以降低高速緩沖存儲器單元1120的大小。因此，可以降低處理器1100的大小。

雖然在圖9中示出了主儲存部1121、二級儲存部1122和三級儲存部1123全部都被配置在高速緩沖存儲器單元1120的內部，但是要注意的是，高速緩沖存儲器單元1120的主儲存部1121、二級儲存部1122和三級儲存部1123可以全部都被配置在核心單元1110的外部，且可以補償核心單元1110與外部設備在數據處理速度上的差異。同時，要注意的是，可以將高速緩沖存儲器單元1120的主存儲部1121設置在核心單元1110的內部，而可以將二級儲存部1122和三級儲存部1123配置在核心單元1110的外部，以加強補償數據處理速度上的差異的功能。在另一種實施方式中，可以將主儲存部1121和二級儲存部1122設置在核心單元1110的內部，以及可以將三級儲存部1123設置在核心單元1110的外部。總線接口1130是連接核心單元1110、高速緩沖存儲器單元1120和外部設備而允許高效地傳輸數據的部件。

根據當前實施方式的處理器1100可以包括多個核心單元1110，且所述多個核心單元1110可以共享高速緩沖存儲器單元1120。所述多個核心單元1110與高速緩沖存儲器單元1120可以直接連接，或者經由總線接口1130來連接。所述多個核心單元1110可以按照與核心單元1110的上述配置相同的方式來配置。在處理器1100包括所述多個核心單元1110的情況下，高速緩沖存儲器單元1120的主儲存部1121可以被配置在每個核心單元1110中而與所述多個核心單元1110的數量相對應，而二級儲存部1122和三級儲存部1123可以以經由總線接口1130共享的方式來配置在所述多個核心單元1110的外部。主儲存部1121的處理速度可以大于二級儲存部1122和三級儲存部1123的處理速度。在另一種實施方式中，主儲存部1121和二級儲存部1122可以被配置在每個核心單元1110中而與所述多個核心單元1110的數量相對應，而三級儲存部1123可以以經由總線接口1130共享的方式來配置在所述多個核心單元1110的外部。根據當前實施方式的處理器1100還可以包括：嵌入式存儲器單元1140，其儲存數據；通信模塊單元1150，其可以以有線或無線的方式來將數據傳輸給外部設備以及從外部設備接收數據；存儲器控制單元1160，其驅動外部存儲器件；以及媒體處理單元1170，其處理處理器1100中準備好的數據或從外部輸入設備輸入的數據，并將經處理的數據輸出給外部接口設備等。此外，處理器1100可以包括多個各種模塊和器件。在這種情況下，添加的所述多個模塊可以經由總線接口1130來與核心單元1110和高速緩沖存儲器單元1120交換數據以及彼此交換數據。

嵌入式存儲器單元1140不僅可以包括易失性存儲器還可以包括非易失性存儲器。易失性存儲器可以包括DRAM(動態隨機存取存儲器)、移動DRAM、SRAM(靜態隨機存取存儲器)和與以上提及的存儲器具有類似的功能的存儲器等。非易失性存儲器可以包括ROM(只讀存儲器)、NOR快閃存儲器、NAND快閃存儲器、相變隨機存取存儲器(PRAM)、電阻式隨機存取儲存器(RRAM)、自旋轉移矩隨機存取存儲器(STTRAM)、磁性隨機存取存儲器(MRAM)和具有類似功能的存儲器。

通信模塊單元1150可以包括能夠與有線網絡連接的模塊、能夠與無線網絡連接的模塊以及這兩種模塊。有線網絡模塊可以包括局域網(LAN)、通用串行總線(USB)、以太網、電力線通信(PLC)，諸如經由傳輸線來發送和接收數據的各種設備等。無線網絡模塊可以包括紅外數據協會(IrDA)、碼分多址(CDMA)、時分多址(TDMA)、頻分多址(FDMA)、無線LAN、Zigbee、泛在傳感器網絡(USN)、藍牙、射頻識別(RFID)、長期演進(LTE)、近場通信(NFC)、無線廣播網(Wibro)、高速下行分組接入(HSDPA)、寬帶CDMA(WCDMA)、超寬帶(UWB)等，諸如在無傳輸線的情況下發送和接收數據的各種設備等。

存儲器控制單元1160用于管理和處理在根據不同的通信標準而工作的處理器1100與外部儲存設備之間傳輸的數據。存儲器控制單元1160可以包括各種存儲器控制器，例如，可以控制IDE(集成電路設備)、SATA(串行高級技術附件)、SCSI(小型計算機系統接口)、RAID(獨立盤冗余陣列)、SSD(固態盤)、eSATA(外部SATA)、PCMCIA(個人計算機存儲卡國際協會)、USB(通用串行總線)、安全數字(SD)卡、迷你安全數字(迷你SD)卡、微型安全數字(微型SD)卡、安全數字大容量(SDHC)卡、記憶棒卡、智能媒體(SM)卡、多媒體卡(MMC)、嵌入式MMC(eMMC)和緊湊式閃存(CF)卡等的設備。

媒體處理單元1170可以處理在處理器1100中處理的數據或從外部輸入設備以圖片、聲音和其他形式輸入的數據，并將數據輸出給外部接口設備。媒體處理單元1170可以包括圖形處理單元(GPU)、數字信號處理器(DSP)、高清音頻設備(HD音頻)和高清多媒體接口(HDMI)控制器等。

圖10是基于所公開的技術的另一種實施方式的系統的配置圖。

參見圖10，作為用于處理數據的裝置的系統1200可以執行輸入、處理、輸出、傳輸、儲存等以對數據進行一系列的操縱。系統1200可以包括處理器1210、主存儲器件1220、輔助存儲器件1230和接口設備1240等。當前實施方式的系統1200可以為通過使用處理器來操作的各種電子系統，諸如計算機、服務器、PDA(個人數字助理)、便攜式計算機、網絡平板、無線電話、移動電話、智能電話、數字音樂播放器、PMP(便攜式多媒體播放器)、照相機、全球定位系統(GPS)、錄像機、錄音機、遠程信息處理、視聽(AV)系統和智能電視等。

處理器1210可以對輸入的命令進行解碼，以及對儲存在系統1200中的數據進行運算、比較等，并控制這些操作。處理器1210可以包括微處理器單元(MPU)、中央處理單元(CPU)、單核/多核處理器、圖形處理單元(GPU)、應用處理器(AP)和數字信號處理器(DSP)等。

主存儲器件1220是這樣的儲存器：其可以在運行程序時暫時地儲存、調用以及運行來自輔助存儲器件1230的程序代碼或數據，以及甚至在電源被切斷時仍可以保存所存儲的內容。主存儲器件1220可以包括上述根據實施方式的半導體器件中的一種或更多種。例如，主存儲器件1220可以包括：多個電阻式存儲單元，按照多個列和多個行來布置；以及訪問電路，能夠施加第一電壓或第二電壓給電阻式存儲單元的選中存儲單元的第一端，以及施加第三電壓給選中存儲單元的第二端，第三電壓與第一電壓相等，且具有與第一電壓的極性相反的極性。由此可以降低主存儲器件1220的大小。因此，可以降低系統1200的大小。

此外，主存儲器件1220還可以包括易失性存儲器類型(在其中當電源被切斷時全部內容都被擦除)的靜態隨機存取存儲器(SRAM)和動態隨機存取存儲器(DRAM)等。與此不同的是，主存儲器件1220可以不包括根據實施方式的半導體器件，而可以包括易失性存儲器類型(在其中當電源被切斷時全部內容都被擦除)的靜態隨機存取存儲器(SRAM)和動態隨機存取存儲器(DRAM)等。

輔助存儲器件1230是用于儲存程序代碼或數據的存儲器件。雖然輔助存儲器件1230的速度比主存儲器件1220慢，但輔助存儲器件1230可以儲存更大量的數據。輔助存儲器件1230可以包括上述的根據實施方式的半導體器件中的一種或更多種。例如，輔助存儲器件1230可以包括：多個電阻式存儲單元，按照多個列和多個行來布置；以及訪問電路，能夠施加第一電壓或第二電壓給電阻式存儲單元的選中存儲單元的第一端，以及施加第三電壓給選中存儲單元的第二端，第三電壓與第一電壓相等，且具有與第一電壓的極性相反的極性。由此，可以降低輔助存儲器件1230的大小。因此，可以降低系統1200的大小。

此外，輔助存儲器件1230還可以包括數據儲存系統(參見圖11的附圖標記1300)，諸如使用磁性的磁帶、磁盤、使用光學的激光盤、使用磁性和光學二者的磁光盤、固態盤(SSD)、USB存儲器(通用串行總線存儲器)、安全數字(SD)卡、迷你安全數字(迷你SD)卡、微型安全數字(微型SD)卡、安全數字大容量(SDHC)卡、記憶棒卡、智能媒體(SM)卡、多媒體卡(MMC)、嵌入式MMC(eMMC)和緊湊式閃存(CF)卡等。與此不同的是，輔助存儲器件1230可以不包括根據實施方式的半導體器件，而可以包括數據儲存系統(參見圖11的附圖標記1300)，諸如使用磁性的磁帶、磁盤、使用光學的激光盤、使用磁性和光學二者的磁光盤、固態盤(SSD)、USB存儲器(通用串行總線存儲器)、安全數字(SD)卡、迷你安全數字(迷你SD)卡、微型安全數字(微型SD)卡、安全數字大容量(SDHC)卡、記憶棒卡、智能媒體(SM)卡、多媒體卡(MMC)、嵌入式MMC(eMMC)和緊湊式閃存(CF)卡等。

接口設備1240可以用來執行當前實施方式的系統1200與外部設備之間的命令和數據的交換。接口設備1240可以為小鍵盤、鍵盤、鼠標、揚聲器、麥克風、顯示器、各種人機接口設備(HID)和通信設備等。通信設備可以包括能夠與有線網絡連接的模塊、能夠與無線網絡連接的模塊以及這兩種模塊。

有線網絡模塊可以包括局域網(LAN)、通用串行總線(USB)、以太網、電力線通信(PLC)，諸如經由傳輸線來發送和接收數據的各種設備等。無線網絡模塊可以包括紅外數據協會(IrDA)、碼分多址(CDMA)、時分多址(TDMA)、頻分多址(FDMA)、無線LAN、Zigbee、泛在傳感器網絡(USN)、藍牙、射頻識別(RFID)、長期演進(LTE)、近場通信(NFC)、無線廣播網(Wibro)、高速下行分組接入(HSDPA)、寬帶CDMA(WCDMA)、超寬帶(UWB)，諸如在無傳輸線的情況下發送和接收數據的各種設備等。

圖11是基于所公開的技術的另一種實施方式的數據儲存系統的配置圖。

參見圖11，數據儲存系統1300可以包括作為用于儲存數據的組件而具有非易失特性的儲存器件1310、控制儲存器件1310的控制器1320、用于與外部設備的連接的接口1330以及用于暫時地儲存數據的暫時儲存器件1340。數據儲存系統1300可以為諸如硬盤驅動器(HDD)、只讀存儲型光盤(CDROM)、數字多用盤(DVD)和固態盤(SSD)等的盤型以及諸如USB存儲器(通用串行總線存儲器)、安全數字(SD)卡、迷你安全數字(迷你SD)卡、微型安全數字(微型SD)卡、安全數字大容量(SDHC)卡、記憶棒卡、智能媒體(SM)卡、多媒體卡(MMC)、嵌入式MMC(eMMC)和緊湊式閃存(CF)卡等的卡型。

儲存器件1310可以包括半永久地儲存數據的非易失性存儲器。非易失性存儲器可以包括ROM(只讀存儲器)、NOR快閃存儲器、NAND快閃存儲器、相變隨機存取存儲器(PRAM)、電阻式隨機存取存儲器(RRAM)和磁性隨機存取存儲器(MRAM)等。

控制器1320可以控制儲存器件1310與接口1330之間的數據交換。為了此目的，控制器1320可以包括處理器1321，處理器1321用于執行處理經由接口1330而從數據儲存系統1300的外部輸入的命令等的操作。

接口1330用來執行數據儲存系統1300與外部設備之間的命令和數據的交換。在數據儲存系統1300是卡型的情況下，接口1330可以與諸如USB存儲器(通用串行總線存儲器)、安全數字(SD)卡、迷你安全數字(迷你SD)卡、微型安全數字(微型SD)卡、安全數字大容量(SDHC)卡、記憶棒卡、智能媒體(SM)卡、多媒體卡(MMC)、嵌入式MMC(eMMC)和緊湊式閃存(CF)卡等的設備中使用的接口兼容，或者與以上提及的設備相類似的設備中使用的接口兼容。

在數據儲存系統1300是盤型的情況下，接口1330可以與諸如IDE(集成電路設備)、SATA(串行高級技術附件)、SCSI(小型計算機系統接口)、eSATA(外部SATA)、PCMCIA(個人計算機存儲卡國際協會)和USB(通用串行總線)等的接口兼容，或者與以上提及的接口相類似的接口兼容。接口1330可以與彼此具有不同的類型的一個或更多個接口兼容。暫時儲存器件1340可以暫時地儲存數據以根據與外部設備、控制器和系統交互的多樣性和高性能來在接口1330與儲存器件1310之間高效地傳送數據。例如，暫時儲存器件1340可以包括：多個電阻式存儲單元，按照多個列和多個行來布置；以及訪問電路，能夠施加第一電壓或第二電壓給電阻式存儲單元的選中存儲單元的第一端，以及施加第三電壓給選中存儲單元的第二端，第三電壓與第一電壓相等，且具有與第一電壓的極性相反的極性。由此，可以降低暫時儲存器件1340的大小。因此，可以降低數據儲存系統1300的大小。

圖12是基于所公開的技術的另一種實施方式的存儲系統的配置圖。

參見圖12，存儲系統1400可以包括作為用于儲存數據的組件而具有非易失特性的存儲器1410、控制存儲器1410的存儲器控制器1420和用于與外部設備連接的接口1430等。存儲系統1400可以為諸如固態盤(SSD)、USB存儲器(通用串行總線存儲器)、安全數字(SD)卡、迷你安全數字(迷你SD)卡、微型安全數字(微型SD)卡、安全數字大容量(SDHC)卡、記憶棒卡、智能媒體(SM)卡、多媒體卡(MMC)、嵌入式MMC(eMMC)和緊湊式閃存(CF)卡等的卡型。

用于儲存數據的存儲器1410可以包括：多個電阻式存儲單元，按照多個列和多個行來布置；以及訪問電路，能夠施加第一電壓或第二電壓給電阻式存儲單元的選中存儲單元的第一端，以及施加第三電壓給選中存儲單元的第二端，第三電壓與第一電壓相等，且具有與第一電壓的極性相反的極性。由此，可以降低存儲器1410的大小。因此，可以降低存儲系統1400的大小。

此外，根據當前實施方式的存儲器1410還可以包括具有非易失特性的ROM(只讀存儲器)、NOR快閃存儲器、NAND快閃存儲器、相變隨機存取存儲器(PRAM)、電阻式隨機存取存儲器(RRAM)和磁性隨機存取存儲器(MRAM)等。

存儲器控制器1420可以控制存儲器1410與接口1430之間的數據交換。出于此目的，存儲器控制器1420可以包括處理器1421，處理器1421用于執行處理經由接口1430而從存儲系統1400的外部輸入的命令的操作。

接口1430用來執行存儲系統1400與外部設備之間的命令和數據的交換。接口1430可以與諸如USB存儲器(通用串行總線存儲器)、安全數字(SD)卡、迷你安全數字(迷你SD)卡、微型安全數字(微型SD)卡、安全數字大容量(SDHC)卡、記憶棒卡、智能媒體(SM)卡、多媒體卡(MMC)、嵌入式MMC(eMMC)和緊湊式閃存(CF)卡等的設備中使用的接口兼容，或者與以上提及的設備相類似的設備中使用的接口兼容。接口1430可以與具有彼此不同的類型的一個或更多個接口兼容。

根據當前實施方式的存儲系統1400還可以包括緩沖存儲器1440，緩沖存儲器1440用于根據與外部設備、存儲器控制器和存儲系統交互的多樣性和高性能來在接口1430與存儲器1410之間高效地傳送數據。例如，緩沖存儲器1440可以包括：多個電阻式存儲單元，按照多個列和多個行來布置；以及訪問電路，能夠施加第一電壓或第二電壓給電阻式存儲單元的選中存儲單元的第一端，以及施加第三電壓給選中存儲單元的第二端，第三電壓與第一電壓相等，且具有與第一電壓的極性相反的極性。由此，可以降低緩沖存儲器1440的大小。因此，可以降低存儲系統1400的大小。

此外，根據當前實施方式的緩沖存儲器1440還可以包括具有易失特性的SRAM(靜態隨機存取存儲器)和DRAM(動態隨機存取存儲器)等以及具有非易失特性的相變隨機存取存儲器(PRAM)、電阻式隨機存取存儲器(RRAM)、自旋轉移矩隨機存取存儲器(STTRAM)和磁性隨機存取存儲器(MRAM)等。與此不同的是，緩沖存儲器1440可以不包括根據實施方式的半導體器件，而可以包括具有易失特性的SRAM(靜態隨機存取存儲器)和DRAM(動態隨機存取存儲器)等以及具有非易失特性的相變隨機存取存儲器(PRAM)、電阻式隨機存取存儲器(RRAM)、自旋轉移矩隨機存取存儲器(STTRAM)和磁性隨機存取存儲器(MRAM)等。

圖8-圖12中的基于本文件中公開的存儲器件的電子設備或系統的以上示例中的特征可以以各種設備、系統或應用來實現。一些示例包括移動電話或其他便攜式通信設備、平板電腦、筆記本電腦或膝上型電腦、游戲機、智能電視機、電視機機頂盒、多媒體服務器、具有或不具有無線通信功能的數字相機、具有無線通信能力的手表或其他可穿戴設備。

雖然本專利文件包含很多細節，但是這些不應當被理解為對任何發明的范圍或要求保護的內容的限制，而應當被理解為可能專門針對特定發明的特定實施例的特征的描述。本專利文件中在單獨實施例中所描述的某些特征也可以在單個實施例中組合地實施。反之，在單個實施例的內容中描述的各種特征也可以在多個實施例中單獨實施或以任何合適的子組合來實施。此外，雖然以上可以將特征描述為以某些組合來起作用，甚至初始要求如此保護，但在某些情況下來自要求保護的組合中的一種或更多種特征可以從該組合中去除，且要求保護的組合可以針對子組合或子組合的變型。

類似地，雖然在附圖中以特定的次序描述了操作，但這不應當被理解為需要以所示的特定次序或以順序的次序來執行這些操作，或者執行所有示出的操作，來取得期望的結果。此外，本專利文件中所描述的實施例中的各種系統組件的分離不應當被理解為在所有的實施例中都需要這種分離。

僅描述了若干實施方式和示例。基于本專利文件中所描述的和所示出的，可以作出其他實施方式、改進和變型。