非易失性存儲器裝置的制作方法

技術領域

本公開涉及半導體存儲器，更具體地，涉及一種非易失性存儲器裝置和一種擦除該非易失性存儲器裝置的方法。

背景技術：

半導體存儲器裝置可以被分為易失性半導體存儲器裝置和非易失性半導體存儲器裝置。易失性半導體存儲器裝置雖然具有高讀取/寫入速度但具有在它們的電源中斷時丟失它們的存儲的數據的缺點。非易失性半導體存儲器裝置即使在它們的電源中斷時也保留它們的存儲的數據。因此，非易失性存儲器裝置用來記憶無論電源供應與否必須保存的內容。具體地，因為與現有的EEPROM相比，閃存具有高集成度，所以它在大容量的輔助存儲器裝置的應用中具有優勢。

最近為了提高半導體存儲器裝置的集成度，正在研究具有三維結構的半導體存儲器裝置。三維半導體存儲器裝置具有不同于現有的二維半導體存儲器裝置的結構特點。由于三維半導體存儲器裝置與二維半導體存儲器裝置之間的結構差異，造成正在研究用于驅動三維半導體存儲器裝置的各種方法。

技術實現要素：

發明構思的示例實施例涉及一種非易失性存儲器裝置。該非易失性存儲器裝置可以包括存儲器單元陣列、地址解碼器、電壓發生器和控制邏輯。存儲器單元陣列可以包括在基底上的至少一條位線和多個單元串。每個單元串包括在垂直于基底的方向上彼此堆疊多個存儲器單元，地選擇晶體管在存儲器單元與基底之間，存儲器單元上的串選擇晶體管在存儲器單元與所述至少一條位線中的一條位線之間。地址解碼器被構造為在擦除操作期間向基底提供擦除電壓。地址解碼器被構造為，在擦除操作期間，在地址解碼器將擦除電壓提供到基底后經過特定時間之后，使連接到單元串中的至少一個單元串的地選擇晶體管的地選擇線浮置。電壓發生器被構造為產生擦除電壓。電壓發生器被構造為使用第一溫度信息基于溫度來改變擦除電壓并且基于與擦除電壓對應的反饋電壓和第二溫度信息來改變地選擇線轉變信息。控制邏輯被構造為基于地選擇線轉變信息產生接地控制信號。地址解碼器被構造為根據地選擇線控制信號使地選擇線浮置。

在示例實施例中，電壓發生器可以被構造為產生擦除電壓，使得擦除電壓根據第一溫度信息以偏置電壓增大或減小。

在示例實施例中，電壓發生器可以被構造為在第一溫度下產生擦除電壓的第一電平以及在第二溫度下產生擦除電壓的第二電平。如果第一溫度高于第二溫度，那么擦除電壓的第二電平可以高于擦除電壓的第一電平。

在示例實施例中，控制邏輯可以被構造為產生地選擇線控制信號使得地址解碼器使地選擇線在第二溫度之后而不是在第一溫度之后的時刻浮置。

在示例實施例中，電壓發生器可以被構造為根據多個電阻器的分壓產生對應于擦除電壓的反饋電壓。

在示例實施例中，電壓發生器可以包括：電壓發生電路，被構造為產生擦除電壓和反饋電壓；以及地選擇線轉變確定電路，被構造為產生地選擇線轉變信息。

在示例實施例中，電壓發生電路可以包括被構造為接收擦除目標電壓的調節器。電壓發生電路可以被構造為根據第一溫度信息來補償所述擦除目標電壓。調節器可以被構造為基于對補償的擦除目標電壓與反饋電壓的比較而產生泵控制信號。

在示例實施例中，調節器可以被構造為如果反饋電壓小于補償的擦除目標電壓，那么產生處于第一電平的泵控制信號。調節器可以被構造為如果反饋電壓等于補償的擦除目標電壓，那么產生處于第二電平的泵控制信號。調節器可以被構造為如果反饋電壓大于補償的擦除目標電壓，那么產生處于第三電平的泵控制信號。第一電平可以大于第二電平，第二電平可以大于第三電平。

在示例實施例中，電壓發生電路可以包括被構造為根據泵控制信號產生擦除電壓的電荷泵。

在示例實施例中，地選擇線轉變確定電路可以包括被構造為接收地選擇線目標電壓的調節器。調節器可以被構造為根據第二溫度信息來補償地選擇線目標電壓。調節器可以被構造為基于對補償的地選擇線目標電壓與反饋電壓的比較而產生地選擇線轉變信息。

在示例實施例中，調節器可以被構造為如果反饋電壓小于補償的地選擇線目標電壓，那么產生處于第一電平的地選擇線轉變信息。調節器可以被構造為如果反饋電壓等于補償的地選擇線目標電壓，那么產生處于第二電平的地選擇線轉變信息。調節器可以被構造為如果反饋電壓大于補償的地選擇線目標電壓，那么產生處于第三電平的地選擇線轉變信息。第一電平可以大于第二電平，第二電平可以大于第三電平。

發明構思的示例實施例涉及一種非易失性存儲器裝置。該非易失性存儲器裝置可以包括：基底；多個存儲器單元，在垂直于基底的方向上堆疊；字線，連接到堆疊的存儲器單元；地選擇晶體管，在存儲器單元與基底之間；地選擇線，連接到地選擇晶體管；位線，在存儲器單元上；串選擇晶體管，在存儲器單元與位線之間；以及串選擇線，連接到串選擇晶體管。在擦除操作中，非易失性存儲器裝置被構造為將擦除電壓提供到基底，非易失性存儲器裝置被構造為在擦除電壓提供到基底之后經過特定時間的時刻使地選擇線浮置。非易失性存儲器裝置被構造為根據溫度在擦除操作期間的不同時刻使地選擇線浮置。

在示例實施例中，非易失性存儲器裝置可以被構造為控制擦除電壓使得擦除電壓基于第一溫度信息根據溫度以偏置電壓增大或減小。

在示例實施例中，非易失性存儲器裝置可以被構造為基于反饋電壓和第二溫度信息產生地選擇線轉變信息。反饋電壓可以對應于被第一溫度信息補償的擦除電壓。非易失性存儲器裝置可以被構造為使用地選擇線轉變信息根據溫度在不同時刻使地選擇線浮置。

在示例實施例中，非易失性存儲器裝置可以被構造為在第一溫度下產生擦除電壓的第一電平，非易失性存儲器裝置可以被構造為在第二溫度下產生擦除電壓的第二電平，第一溫度可以高于第二溫度。擦除電壓的第二電平可以高于擦除電壓的第一電平。非易失性存儲器裝置可以被構造為在第二溫度之后而不是在第一溫度之后的時刻使地選擇線浮置。

發明構思的示例實施例也涉及一種擦除非易失性存儲器裝置的方法，該非易失性存儲器裝置包括：多個單元串，每個串包括在垂直于基底的方向上堆疊的多個存儲器單元，地選擇晶體管設置在存儲器單元與基底之間，串選擇晶體管設置在存儲器單元與位線之間。所述方法可以包括：接收第一溫度信息和擦除目標電壓，基于第一溫度信息補償擦除目標電壓，將補償的擦除目標電壓與對應于提供到基底的擦除電壓的反饋電壓進行比較以產生泵控制信號，通過電荷泵基于泵控制信號產生擦除電壓，接收第二溫度信息和地選擇線目標電壓，基于第二溫度信息補償地選擇線目標電壓，將補償的地選擇線目標電壓與反饋電壓進行比較以產生地選擇線轉變信息。根據地選擇線轉變信息確定連接到地選擇晶體管的地選擇線的浮置時刻。

根據發明構思的示例實施例，存儲器單元陣列包括：在基底上的多個單元串，每個單元串包括多個存儲器單元，所述多個存儲器單元在地選擇晶體管與串選擇晶體管之間彼此串聯地連接；讀寫電路，通過至少一條位線連接到存儲器單元陣列；地址解碼器，通過串選擇線連接到存儲器單元陣列，地址解碼器通過串選擇線、字線和地選擇線連接到存儲器單元陣列，地址解碼器被構造為在擦除操作期間在第一時刻開始向基底提供擦除電壓，地址解碼器被構造為在擦除操作期間在第二時刻開始使地選擇線浮置，第二時刻在第一時刻之后；以及電壓發生器，連接到地址解碼器。電壓發生器被構造為基于溫度信息在擦除操作期間調整第一時刻與第二時刻之間的時間間隔。

在示例實施例中，可以布置每個單元串使得串選擇晶體管在地選擇晶體管的頂部上，并且使得彼此串聯地連接的存儲器單元在地選擇晶體管和串選擇晶體管之間堆疊在彼此的頂部上。

在示例實施例中，電壓發生器可以被構造為在第一溫度下產生擦除電壓的第一電平。電壓發生器可以被構造為在第二溫度下產生擦除電壓的第二電平。如果第一溫度高于第二溫度，那么擦除電壓的第二電平可以高于擦除電壓的第一電平。

在示例實施例中，非易失性存儲器裝置還可以包括控制邏輯。電壓發生器可以被構造為基于溫度信息產生地選擇線轉變信息。控制邏輯可以被構造為基于地選擇線轉變信息產生地選擇線控制信號。地址解碼器可以被構造為根據地選擇線控制信號使地選擇線浮置。地址解碼器可以被構造為根據地選擇線控制信號在擦除操作期間增大或減小第一時刻與第二時刻之間的時間間隔。

在示例實施例中，非易失性存儲器裝置還可以包括：控制邏輯，連接到電壓發生器。電壓發生器可以包括連接到地選擇線轉變確定電路的電壓發生電路。電壓發生電路可以包括第一調節器、連接到第一調節器的電荷泵以及連接到電荷泵的兩個電阻器。地選擇線轉變確定電路可以包括第二調節器。第一調節器可以被構造為接收擦除目標電壓、反饋電壓和第一溫度信息。第一調節器可以被構造為通過根據第一溫度信息使擦除目標電壓增大或減小來將擦除目標電壓調整為補償的擦除目標電壓。第一調節器可以被構造為基于對反饋電壓與補償的擦除目標電壓的比較產生泵控制信號。電荷泵可以被構造為根據泵控制信號控制擦除電壓。第二調節器可以被構造為接收地選擇線目標電壓、反饋電壓和第二溫度信息。第二調節器可以被構造為基于對反饋電壓與地選擇線目標電壓的比較來補償地選擇線目標電壓。第二調節器可以被構造為根據對反饋電壓與補償的地選擇線電壓的比較產生地選擇線轉變信息。控制邏輯可以被構造為基于地選擇線轉變信息產生地選擇線控制信號。地址解碼器可以被構造為根據地選擇線控制信號使地選擇線浮置。

附圖說明

如在附圖中示出的，通過對發明構思的非限制性實施例的更加具體的描述，發明構思的上述和其它特征將是明顯的，在附圖中，貫穿不同的視圖同樣的附圖標記指示同樣的部件。附圖不一定是按比例的，而重在示出發明構思的原理上。在附圖中：

圖1是示出根據發明構思的示例實施例的非易失性存儲器裝置的框圖。

圖2是示出圖1的存儲器單元陣列的框圖。

圖3是示出圖2的存儲器塊BLK1至BLKz之中的一個存儲器塊BLKi的框圖。

圖4是示出與根據示例實施例的圖3的存儲器塊BLKi對應的結構的透視圖。

圖5是示出在擦除操作中圖4的存儲器塊BLKi的電壓改變的時序圖。

圖6是示出根據發明構思的示例實施例的在擦除操作中基底SUB和地選擇線GSL的電壓改變的時序圖。

圖7是示出根據發明構思的示例實施例的圖1的電壓發生電路和GSL轉變確定電路的電路圖。

圖8是示出根據發明構思的示例實施例的在擦除操作中的GSL轉變確定電路方法的流程圖。

圖9是示出根據本發明的示例實施例的圖1的基底電壓發生器電路和GSL轉變確定電路的電路圖。

圖10是根據操作模式示出圖9的開關SW1至SW3的狀態的圖。

圖11是示出根據發明構思的示例實施例的SSD的框圖。

圖12是示出根據發明構思的示例實施例的eMMC的框圖。

圖13是示出根據發明構思的示例實施例的UFS系統的框圖。

圖14是示出根據發明構思的示例實施例的移動裝置的框圖。

具體實施方式

將參照附圖更充分地描述示例實施例，在附圖中示出了一些示例實施例。然而，示例實施例可以以許多不同的形式實施并且不應該被解釋為局限于這里闡述的實施例，相反，提供這些示例實施例使得本公開將是徹底的且完整的，而且將向本領域的普通技術人員充分地傳達發明構思的示例實施例的范圍。在附圖中，為了清晰起見，夸大層和區域的厚度。同樣的附圖標記和/或附圖標號在附圖中指示同樣的元件，因此可以省略對它們的描述。將理解的是，當元件被稱作“連接”或“結合”到另一元件時，該元件可以直接連接或直接結合到所述另一元件，或者可以存在中間元件。相反，當元件被稱作“直接連接”或“直接結合”到另一元件時，不存在中間元件。應當以類似的方式解釋用于描述元件或層之間的關系的其它詞語(例如，“在……之間”與“直接在……之間”、“相鄰”與“直接相鄰”、“在……上”與“直接在……上”等)。如在這里使用的，術語“和/或”包括一個或多個相關所列項目的任意組合和所有組合。

將理解的是，盡管在這里可以使用術語“第一”、“第二”等來描述不同的元件、組件、區域、層和/或部分，但是這些元件、組件、區域、層和/或部分不應被這些術語所限制。這些術語僅用來將一個元件、組件、區域、層或部分與另一元件、組件、區域、層或部分區別開來。因此，在不脫離示例實施例的教導的情況下，下面討論的第一元件、組件、區域、層或部分可被稱為第二元件、組件、區域、層或部分。

為了易于描述，在這里可使用諸如“在……之下”、“在……下方”、“下面的”、“在……上方”和“上面的”等空間相對術語，以描述如附圖中示出的一個元件或特征與其它元件或特征的關系。將理解的是，除了附圖中描繪的方位之外，空間相對術語還意在包含裝置在使用或操作中的不同方位。例如，如果將附圖中的裝置翻轉，則被描述為“在”其它元件或特征“下方”或“之下”的元件將隨后會位于所述其它元件或特征“上方”。因此，示例性術語“在……下方”可包含“在……上方”和“在……下方”兩種方位。該裝置可被另外定位(旋轉90度或在其它方位)并相應地解釋這里使用的空間相對描述符。

這里所用的術語僅出于描述具體的實施例的目的，而不意圖成為發明構思示例實施例的限制。如這里所使用的，除非上下文另外清楚地指明，否則單數形式的“一個(種/者)”和“該(所述)”也意圖包括復數形式。還將理解的是，如果這里使用術語“包含”、“包括”和/或它們的變型，那么說明存在陳述的特征、整體、步驟、操作、元件和/或組件，但不排除存在或附加一個或多個其它特征、整體、步驟、操作、元件、組件和/或它們的組。當諸如“……中的至少一個/種”的表述位于一列元件之后時，該表述修飾的是整列元件，而不是修飾所述列中的單個元件。

這里參照作為理想化的示例實施例(和中間結構)的示意圖的剖視圖來描述示例實施例。這樣，預計會出現例如由制造技術和/或公差引起的示出的形狀的變化。因此，示例實施例不應該被理解為受限于在此示出的區域的具體形狀，而是將包括例如由制造導致的形狀上的偏差。例如，被示出為矩形的注入區域通常在其邊緣處可以具有圓形或彎曲的特征和/或注入濃度的梯度，而不是從注入區域到非注入區域的二元變化。同樣，通過注入形成的埋區可以造成在埋區和發生注入所經由的表面之間的區域中的一些注入。因此，附圖中示出的區域本質上是示意性的，它們的形狀不意圖示出裝置的區域的實際形狀，而且它們的形狀不意圖限制示例實施例的范圍。

除非另有定義，否則這里使用的所有術語(包括技術術語和科學術語)具有與示例實施例所述領域的普通技術人員所通常理解的意思相同的意思。還將理解地是，除非這里明確這樣定義，否則術語(例如，在通用的字典中定義的術語)應該被解釋為具有與相關領域的環境中它們的意思一致的意思，而將不以理想的或過于形式化的含義來解釋。

雖然可以不示出一些剖視圖的對應的平面圖和/或透視圖，但是這里示出的裝置結構的剖視圖為像在平面圖中示出的那樣沿兩個不同方向延伸和/或像在透視圖中示出的那樣沿三個不同方向延伸的多種裝置結構提供支持。所述兩個不同方向可以或者可以不彼此垂直。所述三個不同方向可以包括可與所述兩個不同方向正交的第三方向。多種裝置結構可以集成在同一電子裝置中。例如，當裝置結構(例如，存儲器單元結構或晶體管結構)示出在剖視圖中時，電子裝置可以像通過電子裝置的平面圖示出的那樣包括多種裝置結構(例如，存儲器單元結構或晶體管結構)。多種裝置結構可以布置成陣列和/或布置成二維圖案。

在示例實施例中，非易失性存儲器可以實現為包括三維(3D)存儲器陣列。3D存儲器陣列可以單片地形成在基底(例如，諸如硅的半導體基底或絕緣體上半導體基底)上。3D存儲器陣列可以包括具有設置在基底上的有源區的存儲器單元的兩個或更多個物理級以及與這些存儲器單元的操作相關的電路，無論這樣的相關電路在這樣的基底上方或在這樣的基底內。陣列的每一級的層可以直接沉積在陣列的每個下一級的層上。

在示例實施例中，3D存儲器陣列可以包括垂直定向使得至少一個存儲器單元位于另一個存儲器單元之上的垂直NAND串。至少一個存儲器單元可以包括電荷捕獲層。每個垂直NAND串還可以包括位于存儲器單元之上的至少一個選擇晶體管。至少一個選擇晶體管可以具有與存儲器單元的結構相同的結構并且可以與存儲器單元一起單片地形成。

下面的專利文件(通過引用包含于此)描述了可適合三維存儲器陣列的構造，其中，三維存儲器陣列被配置為多個級，并且字線和/或位線在各個級之間被共享：U.S.專利號7,679,133、8,553,466、8,654,587、8,559,235以及US專利公開號2011/0233648。

圖1是示出根據發明構思的示例實施例的非易失性存儲器裝置的框圖。參照圖1，非易失性存儲器裝置100可以包括存儲器單元陣列110、地址解碼器120、電壓發生器130、讀&寫電路140和控制邏輯150。非易失性存儲器裝置100的物理特性可以根據溫度而不同。當非易失性存儲器裝置100的物理特性改變時，存儲器單元在擦除操作之后的閾值電壓分布也可以改變。因此，為了改善存儲器單元在擦除操作中的閾值電壓分布，可以根據溫度來改變地選擇線GSL的浮置時間。

存儲器單元陣列110可以通過串選擇線SSL、字線WL和地選擇線GSL連接到地址解碼器120，并且可以通過位線BL連接到讀&寫電路140。存儲器單元陣列110可以包括多個存儲器塊。每個存儲器塊的存儲器單元可以形成二維結構。每個存儲器塊的存儲器單元也可以在垂直于基底的方向上堆疊以形成三維結構。每個存儲器塊可以包括多個存儲器單元和多個選擇晶體管。存儲器單元可以連接到字線WL，選擇晶體管可以連接到串選擇線SSL或地選擇線GSL。每個存儲器塊的存儲器單元可以存儲一位或更多位。

地址解碼器120可以通過串選擇線SSL、字線WL和地選擇線GSL連接到存儲器單元陣列110。地址解碼器120可以被構造為響應于控制邏輯150的控制來操作。地址解碼器120可以從控制器(未示出)接收地址ADDR。例如，控制器可以從主機接收指令和地址ADDR以控制非易失性存儲器裝置100的全部操作。

地址解碼器120可以被構造為對接收到的地址ADDR之中的行地址進行解碼。使用被解碼的行地址，地址解碼器120可以選擇串選擇線SSL、字線WL和地選擇線GSL。地址解碼器120可以從電壓發生器130接收不同電壓以將接收到的電壓分別傳遞到選擇的和未選擇的串選擇線SSL、字線WL和地選擇線GSL。例如，地址解碼器120可以將在擦除操作中由電壓發生電路131產生的擦除電壓Vers傳遞到存儲器單元陣列110的基底。地址解碼器120可以在控制邏輯150的控制下控制地選擇線GSL的浮置時間。

地址解碼器120可以被構造為對接收到的地址ADDR之中的列地址進行解碼。被解碼的列地址可以傳輸到讀&寫電路140。地址解碼器120可以包括諸如行解碼器、列解碼器、地址緩沖器等的構成元件。

電壓發生器130可以被構造為產生被非易失性存儲器裝置100使用的各種電壓。例如，電壓發生器130可以產生多個編程電壓、多個通過電壓、多個選擇讀取電壓和多個未選擇讀取電壓。編程電壓施加到在編程操作中被選擇的字線。通過電壓施加到在編程操作中未被選擇的字線。選擇讀取電壓施加到在讀取操作中被選擇的字線。未選擇的讀取電壓施加到在讀取操作中未被選擇的字線。

電壓發生器130可以包括電壓發生電路131和GSL轉變確定電路132。電壓發生電路131可以產生被非易失性存儲器裝置100使用的各種電壓。例如，電壓發生電路131可以產生將要在擦除操作中被提供到基底的擦除電壓Vers。電壓發生電路131可以根據溫度(例如，存儲器單元陣列110的一部分(諸如基底)的溫度)產生具有不同電平的擦除電壓Vers。電壓發生電路131可以基于第一溫度信息TMIF1產生具有不同電平的擦除電壓Vers。

GSL轉變確定電路132可以從電壓發生電路131接收與擦除電壓Vers對應的反饋電壓。GSL轉變確定電路132可以比較反饋電壓與期望的(和/或可選擇地預定的)參考電壓，以輸出表示擦除電壓Vers與期望的(和/或可選擇地預定的)參考電壓之間的大小關系的GSL轉變信息。GSL轉變確定電路132可以基于第二溫度信息TMIF2改變GSL轉變信息。GSL轉變信息可以提供到控制邏輯150以確定地選擇線GSL的浮置時間。

讀&寫電路140可以通過位線BL連接到存儲器單元陣列110并且可以與控制器交換(和/或互換)數據。讀&寫電路140可以響應于控制邏輯150的控制來操作。

讀&寫電路140可以從外部接收數據DATA，并且將接收的數據DATA寫入存儲器單元陣列110中。讀&寫電路140可以從存儲器單元陣列110讀取數據DATA，并將讀取的數據DATA傳輸到外部。讀&寫電路140可以從存儲器單元陣列110的第一存儲區域讀取數據，并且將讀取的數據寫入存儲器單元陣列110的第二存儲區域中。例如，讀&寫電路140可以被構造為執行回拷貝操作(copy-back operation)。

作為示例，讀&寫電路140可以包括諸如頁緩沖器(或頁寄存器)、列選擇電路、數據緩沖器等的構成元件。作為另一個示例，讀&寫電路140可以包括諸如感測放大器、寫入驅動器、列選擇電路、數據緩沖器等的構成元件。

控制邏輯150可以連接到地址解碼器120、電壓發生器130和讀&寫電路140。控制邏輯150可以被構造為控制非易失性存儲器裝置100的全部操作。控制邏輯150可以響應于從控制器傳輸的控制信號CTRL來操作。

控制邏輯150可以從GSL轉變確定電路132接收GSL轉變信息。控制邏輯150可以響應于GSL轉變信息而產生在擦除操作中控制地選擇線GSL的浮置時間的GSL控制信號。在擦除操作中，地址解碼器120可以根據GSL控制信號使地選擇線GSL浮置。

在擦除操作中，非易失性存儲器裝置100可以基于第一溫度信息TMIF1根據溫度來控制施加到基底的擦除電壓Vers。使用反映第一溫度信息TMIF1的反饋電壓，非易失性存儲器裝置100可以基于第二溫度信息TMIF2根據溫度來控制GSL轉變信息。因此，非易失性存儲器裝置100可以在擦除操作中根據溫度來控制地選擇線GSL的浮置時間。可以通過兩次施加關于溫度的偏置來在擦除操作中改善地選擇線GSL的浮置時間的范圍和線性度。第一溫度信息TMIF1和第二溫度信息TMIF2可以對應于非易失性存儲器裝置100的一部分(諸如存儲器單元陣列110的基底)在不同時刻的溫度測量。

圖2是示出圖1的存儲器單元陣列的框圖。參照圖2，存儲器單元陣列110可以包括多個存儲器塊BLK1～BLKz。每個存儲器塊可以具有三維結構。例如，每個存儲器塊可以包括沿第一方向至第三方向延伸的結構。每個存儲器塊可以包括沿第二方向延伸的多個NAND串NS。多個NAND串NS可以沿第一方向和第三方向設置。

每個存儲器塊可以連接到多條位線BL、多條串選擇線SSL、多條地選擇線GSL、多條字線WL、共源極線CSL。每個NAND串NS可以連接到位線BL、地選擇線GSL、字線WL和共源極線CSL。

存儲器塊BLK1～BLKz可以被圖1中示出的地址解碼器120所選擇。例如，地址解碼器120可以被構造為在存儲器塊BLK1～BLKz之中選擇與解碼的行地址對應的存儲器塊BLK。

圖3是示出圖2的存儲器塊BLK1～BLKz之中的一個存儲器塊BLKi的電路圖。參照圖3，NAND串NS11、NS21和NS31可以設置在第一位線BL1與共源極線CSL之間。NAND串NS12、NS22和NS32可以設置在第二位線BL2與共源極線CSL之間。NAND串NS13、NS23和NS33可以設置在第三位線BL3與共源極線CSL之間。

每個NAND串NS可以包括串選擇晶體管SST、地選擇晶體管GST以及連接在串選擇晶體管SST與地選擇晶體管GST之間的多個存儲器單元MC。每個NAND串的串選擇晶體管SST可以連接到對應的位線BL。每個NAND串的地選擇晶體管GST可以連接到共源極線CSL。

由行單元和列單元來限定NAND串NS。共同連接到一條位線的NAND串NS形成列。例如，連接到第一位線BL1的NAND串NS11、NS21和NS31可以對應于第一列。連接到第二位線BL2的NAND串NS12、NS22和NS32可以對應于第二列。連接到第三位線BL3的NAND串NS13、NS23和NS33可以對應于第三列。

連接到串選擇線SSL的NAND串NS形成行。例如，連接到第一串選擇線SSL1的NAND串NS11、NS12和NS13形成第一行。連接到第二串選擇線SSL2的NAND串NS21、NS22和NS23形成第二行。連接到第三串選擇線SSL3的NAND串NS31、NS32和NS33形成第三行。

在每個NAND串NS中，對高度進行限定。在每個NAND串NS中，與地選擇晶體管GST相鄰的存儲器單元MC1的高度是1。在每個NAND串NS中，隨著存儲器單元位于靠近串選擇晶體管SST的位置，存儲器單元的高度增大。在每個NAND串NS中，與串選擇晶體管SST相鄰的存儲器單元MC7的高度是7。

同一行的NAND串NS共用串選擇線SSL。不同行的NAND串NS連接到不同的串選擇線SSL。NAND串NS11～NS13、NS21～NS23和NS31～NS33共用地選擇線GSL。同一行的NAND串的同一高度的存儲器單元共用字線。在同一高度中，不同行的NAND串NS的字線WL共同連接。共源極線CSL共同連接到NAND串NS。

如圖3中示出的，同一高度的字線WL共同連接。因此，當選擇了特定字線WL時，可以選擇連接到該特定字線WL的所有NAND串NS。不同行的NAND串NS連接到不同的串選擇線SSL。因此，通過選擇串選擇線SSL1、SSL2和SSL3，在連接到同一條字線WL的NAND串NS之中的未被選擇的行的NAND串NS可以與位線BL1、BL2和BL3分開。即，通過選擇串選擇線SSL1、SSL2和SSL3，可以選擇NAND串NS的行。通過選擇位線BL1、BL2和BL3，可以按列單元來選擇被選擇的行的NAND串NS。

本領域的普通技術人員將理解的是，圖3中的存儲器塊BLKi的電路圖是非限制性示例。可以以各種方式來修改存儲器塊。例如，可選擇地，每個NAND串可以包括大于七個或小于七個堆疊在彼此頂部上的存儲器單元(例如，MC1至MC7)。同樣地，字線(例如，WL1至WL7)的數目可以變化以對應于每個NAND串中的存儲器單元的數目。最后，每個NAND串也可以包括在共源極線CSL與存儲器單元(例如，MC1至MC7)之間堆疊在彼此頂部上的多個地選擇晶體管GST和/或堆疊在彼此頂部上的多個串選擇晶體管(例如，SST)。

圖4是示出根據示例實施例的與圖3的存儲器塊BLKi對應的結構的透視圖。參照圖4，存儲器塊BLKi可以形成在與基底SUB垂直的方向上。n+摻雜區域可以形成在基底SUB中。

多個柵電極層和多個絕緣層可以在基底SUB上交替地堆疊于彼此的頂部上。信息存儲層可以被形成為經過交替地堆疊的柵電極層和絕緣層而垂直地延伸。柵電極層和絕緣層可以垂直地圖案化以形成錐形形狀(例如，V形)的柱。柱可以穿過柵電極層和絕緣層以連接到基底SUB。柱的內部可以包括填充介電圖案并且可以由諸如氧化硅的絕緣材料構成。柱的外部可以是垂直有源圖案并且可以包括溝道半導體。

存儲器塊BLKi的多個柵電極層可以連接到地選擇線GSL、多條字線WL1～WL8以及串選擇線SSL。存儲器塊BLKi的柱可以連接到多條位線BL1～BL3。在圖4中，示出了一個存儲器塊BLKi連接到兩條選擇線SSL和GSL、七條字線WL1～WL7以及三條位線BL1～BL3的示例。然而，發明構思不限于此。

圖5是示出圖4的存儲器塊BLKi在擦除操作中的電壓改變的時序圖。參照圖1至圖5，可以從擦除電壓Vers開始施加到基底SUB的第一時刻(t1)起經過期望的(和/或可選擇地預定的)時間之后，使地選擇線GSL浮置。這是為了在擦除操作中將擦除電壓Vers順利地供應到溝道。例如，當擦除電壓Vers供應到基底SUB時，擦除電壓Vers通過孔供應到溝道。如果地選擇線GSL在第一時刻(t1)浮置并且它的電壓由于與基底SUB耦合而增大，那么擦除電壓Vers會不容易供應到溝道。因此，為了容易通過孔來供應擦除電壓Vers，地選擇線GSL可以在從第一時刻(t1)起經過期望的(和/或可選擇地預定的)時間之后才浮置。

在第一時刻(t1)，擦除電壓Vers開始施加到基底SUB。地址解碼器120可以將擦除電壓Vers傳遞到存儲器單元陣列110的基底。

擦除電壓Vers可以是高電壓。在開始施加擦除電壓Vers的第一時刻(t1)，將地選擇線電壓Vgs1施加到地選擇線GSL。可以將地選擇線電壓Vgs1施加到地選擇線GSL直到第二時刻(t2)為止。在開始施加擦除電壓Vers的第一時刻(t1)，將字線擦除電壓Vwe施加到字線WL。字線擦除電壓Vwe可以使用電壓發生器130產生并且使用地址解碼器120施加到字線WL。地選擇線電壓Vgsl可以使用電壓發生器130產生并且可以使用地址解碼器120施加到地選擇線GSL。

地選擇線電壓Vgsl和字線擦除電壓Vwe可以是低電壓。例如，地選擇線電壓Vgsl和字線擦除電壓Vwe可以是地電壓(0V)。地選擇線電壓Vgsl與擦除電壓Vers之間以及字線擦除電壓Vwe與擦除電壓Vers之間的差可以在第一時刻(t1)與第二時刻(t2)之間保持。因此，可以向與存儲器單元MC1～MC17對應的垂直有源圖案穩定地供應增大的擦除電壓Vers。

串選擇線SSL從開始施加擦除電壓Vers的第一時刻(t1)起浮置。串選擇線SSL的電壓可以由于耦合效應而增大。串選擇晶體管SST可以是禁止擦除的。

在第二時刻(t2)，GSL控制信號的電平可以從低變為高。因此，在第二時刻(t2)，地選擇線GSL可以根據GSL控制信號而浮置。地選擇線GSL的電壓可以由于耦合效應而增大。地選擇晶體管GST中不會發生福勒-諾德海姆隧穿。地選擇晶體管GST可以是禁止擦除的。

在第二時刻(t2)，擦除電壓Vers與字線擦除電壓Vwe之間的差可以在存儲器單元MC中引起福勒-諾德海姆隧穿。因此，可以擦除存儲器單元MC的數據。

圖6是示出根據發明構思的示例實施例的在擦除操作中基底SUB和地選擇線GSL的電壓改變的時序圖。參照圖1和圖6，可以根據基底SUB的溫度施加不同的擦除電壓Vers。假設第一溫度TEMP1大于第二溫度TEMP2。

在第一時刻(t1)，擦除電壓Vers開始施加到基底SUB。例如，當溫度是第一溫度TEMP1時，第一擦除電壓Vers_TEMP1可以施加到基底SUB。當溫度是第二溫度TEMP2時，第二擦除電壓Vers_TEMP2可以施加到基底SUB。即，在低溫下，可以施加較高的擦除電壓Vers。電壓發生電路131可以使用第一溫度信息TMIF1根據溫度來產生不同的擦除電壓。

在第一時刻(t1)，地選擇線電壓Vgs1可以施加到地選擇線GSL。地選擇線電壓Vgs1可以維持期望的(和/或可選擇地預定的)時間。例如，當溫度是第一溫度TEMP1時，地選擇線GSL可以保持在地選擇線電壓Vgsl直到第二_1時刻(t2_1)。當溫度是第二溫度TEMP2時，地選擇線GSL可以保持在地選擇線電壓Vgsl直到第二_2時刻(t2_2)。地選擇線電壓Vgsl可以是地電壓(0V)。第二_2時刻(t2_2)可以大于第二_1時刻(t2_1)。

GSL轉變確定電路132可以使用第二溫度信息TMIF2產生GSL轉變信息。控制邏輯150可以根據GSL轉變信息產生GSL控制信號。GSL控制信號可以根據溫度在不同時刻轉變。例如，當溫度是第一溫度TEMP1時，GSL控制信號可以在第二_1時刻(t2_1)轉變到高電平。當溫度是第二溫度TEMP2時，GSL控制信號可以在第二_2時刻(t2_2)轉變到高電平。

地址解碼器120可以根據GSL控制信號使地選擇線GSL浮置。例如，當溫度是第一溫度TEMP1時，地選擇線GSL可以在第二_1時刻(t2_1)浮置。當溫度是第二溫度TEMP2時，地選擇線GSL可以在第二_2時刻(t2_2)浮置。

在擦除操作中，可以根據溫度不同地控制地選擇線GSL的浮置時間。可以通過兩次施加關于溫度的偏置來在擦除操作中改善地選擇線GSL的浮置時間的范圍和線性度。

圖7是示出根據發明構思的示例實施例的圖1的電壓發生電路和GSL轉變確定電路的框圖。參照圖7，電壓發生電路131可以包括第一調節器131-1和電荷泵131-2。例如，電壓發生電路131可以在擦除操作中產生施加到基底的擦除電壓Vers。電壓發生電路131可以產生在執行其它操作(例如，編程或讀取操作)時使用的電壓。GSL轉變確定電路132可以包括第二調節器132-1。電壓發生電路131和GSL轉變確定電路132可以通過第一開關SW1彼此連接。第一開關SW1可以在擦除操作中接通。第一開關SW1可以在編程或讀取操作中斷開。因此，GSL轉變確定電路132僅在擦除操作中可以連接到電壓發生電路131。

根據控制邏輯150在擦除操作中的控制，電壓發生電路131可以產生擦除電壓Vers。例如，第一調節器131-1可以接收擦除目標電壓ERS_tg、反饋電壓Vfb和第一溫度信息TMIF1。第一調節器131-1可以基于第一溫度信息TMIF1來補償擦除目標電壓ERS_tg。例如，第一調節器131-1可以根據第一溫度信息TMIF1使擦除目標電壓ERS_tg增大或減小。如果第二溫度TEMP2小于第一溫度TEMP1，那么第一調節器131-1可以補償擦除目標電壓ERS_tg使得擦除目標電壓ERS_tg增大。第一調節器131-1可以比較反饋電壓Vfb與補償的擦除目標電壓ERS_tg以產生泵控制信號PUMP_con。例如，反饋電壓Vfb與通過由第一電阻器R1和第二電阻器R2分擔擦除電壓Vers而獲得的電壓對應。第一調節器131-1可以被構造為在反饋電壓Vfg小于補償的擦除目標電壓ERS_tg的情況下產生處于第一電平的泵控制信號PUMP_con。第一調節器131-1可以被構造為在反饋電壓Vfg等于補償的擦除目標電壓ERS_tg的情況下產生處于第二電平的泵控制信號PUMP_con。第一調節器131-1可以被構造為在反饋電壓Vfg大于補償的擦除目標電壓ERS_tg的情況下產生處于第三電平的泵控制信號PUMP_con。第一電平大于第二電平，第二電平大于第三電平。

電荷泵131-2可以根據泵控制信號PUMP_con來控制擦除電壓Vers。例如，在反饋電壓Vfb小于補償的擦除目標電壓ERS_tg的情況下，擦除電壓Vers可以增大。在反饋電壓Vfb等于補償的擦除目標電壓ERS_tg的情況下，擦除電壓Vers可以保持在恒定值。在反饋電壓Vfb大于補償的擦除目標電壓ERS_tg的情況下，擦除電壓Vers可以減小。

在擦除操作中，第二調節器132-1可以接收GSL目標電壓GSL_tg、反饋電壓Vfb和第二溫度信息TMIF2。第二調節器132-1可以基于第二溫度信息TMIF2來補償GSL目標電壓GSL_tg。例如，第二調節器132-1可以根據第二溫度信息TMIF2使GSL目標電壓GSL_tg增大或減小。在第二溫度TEMP2小于第一溫度TEMP1的情況下，第二調節器132-1可以補償GSL目標電壓GSL_tg使得GSL目標電壓GSL_tg增大。第二調節器132-1可以比較反饋電壓Vfb與補償的GSL目標電壓GSL_tg以產生GSL轉變信息GSL_con。例如，在反饋電壓Vfb小于補償的GSL目標電壓GSL_tg的情況下，GSL轉變信息GSL_con可以具有第一電平。在反饋電壓Vfb等于補償的GSL目標電壓GSL_tg的情況下，GSL轉變信息GSL_con可以具有第二電平。在反饋電壓Vfb大于補償的GSL目標電壓GSL_tg的情況下，GSL轉變信息GSL_con可以具有第三電平。這里，第一電平可以大于第二電平，第二電平可以大于第三電平。

控制邏輯150可以基于GSL轉變信息GSL_con產生GSL控制信號。例如，如果GSL轉變信息GSL_con從低電平改變為高電平，那么GSL控制信號可以從低平改變為高電平。如果GSL轉變信息GSL_con從高電平改變為低電平，那么GSL控制信號可以從高平改變為低電平。地址解碼器120可以根據GSL控制信號使地選擇線GSL浮置。

在擦除操作中，非易失性存儲器裝置100可以根據溫度來控制地選擇線GSL的浮置時間。可以通過兩次施加關于溫度的偏置而在擦除操作中改善地選擇線GSL的浮置時間的范圍和線性度。

圖8是示出根據發明構思的示例實施例的擦除操作中的GSL轉變方法的流程圖。非易失性存儲器裝置100的物理特性可以根據溫度而不同。因此，地選擇線GSL的浮置時間可以根據溫度而改變。參照圖1、圖7和圖8，非易失性存儲器裝置100可以根據溫度來改變地選擇線GSL的浮置時間。

在步驟S110中，電壓發生電路131可以接收第一溫度信息TMIF1和擦除目標電壓ERS_tg。例如，第一溫度信息TMIF1可以是用于根據溫度補償擦除目標電壓ERS_tg的偏置值(offset value)。

在步驟S120中，電壓發生電路131可以基于第一溫度信息TMIF1補償擦除目標電壓ERS_tg。例如，第一調節器131-1可以接收擦除目標電壓ERS_tg、反饋電壓Vfb和第一溫度信息TMIF1。第一調節器131-1可以基于第一溫度信息TMIF1補償擦除目標電壓ERS_tg。例如，第一調節器131-1可以根據第一溫度信息TMIF1使擦除目標電壓ERS_tg增大或減小。在第二溫度TEMP2小于第一溫度TEMP1的情況下，第一調節器131-1可以補償擦除目標電壓ERS_tg使得擦除目標電壓ERS_tg增大。

在步驟S130中，電壓發生電路131可以將對應于擦除電壓Vers的反饋電壓Vfb與補償的擦除目標電壓ERS_tg進行比較以產生泵控制信號PUMP_con。例如，第一調節器131-1可以比較反饋電壓Vfb與補償的擦除目標電壓ERS_tg以產生泵控制信號PUMP_con。反饋電壓Vfb與通過由第一電阻器R1和第二電阻器R2分擔擦除電壓Vers而獲得的電壓對應。

在步驟S140中，電壓發生電路131可以基于泵控制信號PUMP_con產生擦除電壓Vers。例如，電荷泵131-2可以根據泵控制信號PUMP_con控制擦除電壓Vers。在反饋電壓Vfb小于補償的擦除目標電壓ERS_tg的情況下，擦除電壓Vers可以增大。在反饋電壓Vfb等于補償的擦除目標電壓ERS_tg的情況下，擦除電壓Vers可以保持恒定值。在反饋電壓Vfb大于補償的擦除目標電壓ERS_tg的情況下，擦除電壓Vers可以減小。

在步驟S150中，GSL轉變確定電路132可以接收第二溫度信息TMIF2和GSL目標電壓GSL_tg。例如，第二溫度信息TMIF2可以是用于根據溫度補償GSL目標電壓GSL_tg的偏置值。

在步驟S160中，GSL轉變確定電路132可以基于第二溫度信息TMIF2補償GSL目標電壓GSL_tg。例如，第二調節器132-1可以基于第二溫度信息TMIF2補償GSL目標電壓GSL_tg。第二調節器132-1可以根據第二溫度信息TMIF2來使GSL目標電壓GSL_tg增大或減小。在第二溫度TEMP2小于第一溫度TEMP1的情況下，第二調節器132-1可以補償GSL目標電壓GSL_tg使得GSL目標電壓GSL_tg增大。

在步驟S170中，GSL轉變確定電路132可以將對應于擦除電壓Vers的反饋電壓Vfb與補償的GSL目標電壓GSL_tg進行比較以產生GSL轉變信息GSL_con。例如，第二調節器132-1可以比較反饋電壓Vfb與補償的GSL目標電壓GSL_tg以產生GSL轉變信息GSL_con。在反饋電壓Vfb小于補償的GSL目標電壓GSL_tg的情況下，GSL轉變信息GSL_con可以具有第一電平。在反饋電壓Vfb等于補償的GSL目標電壓GSL_tg的情況下，GSL轉變信息GSL_con可以具有第二電平。在反饋電壓Vfb大于補償的GSL目標電壓GSL_tg的情況下，GSL轉變信息GSL_con可以具有第三電平。第一電平可以大于第二電平，第二電平可以大于第三電平。

在步驟S180中，控制邏輯150可以基于GSL轉變信息GSL_con產生GSL控制信號。GSL轉變信息GSL_con可以通知使地選擇線GSL浮置的時刻。例如，如果GSL轉變信息GSL_con從低電平改變到高電平，那么GSL控制信號可以從低電平改變到高電平。如果GSL轉變信息GSL_con從高電平改變到低電平，那么GSL控制信號可以從高電平改變到低電平。地址解碼器120可以在GSL控制信號增大到高電平時的時刻使地選擇線GSL浮置。

在擦除操作中，非易失性存儲器裝置100可以根據溫度來控制地選擇線GSL的浮置時間。可以通過兩次施加關于溫度的偏置來在擦除操作中改善地選擇線GSL的浮置時間的范圍和線性度。

圖9是示出根據發明構思的示例實施例的圖1的基底電壓發生電路和GSL轉變確定電路的框圖。圖10是根據操作模式示出圖9的開關SW1至SW3的狀態的圖。參照圖9和圖10，電壓發生電路131和GSL轉變電路132可以在擦除模式下或在修剪(trim)模式下操作。

在擦除模式下，第一開關SW1和第二開關SW2可以接通而第三開關SW3可以斷開。在此時，電壓發生電路131和GSL轉變電路132可以處于正常擦除操作。

在修剪模式下，第一開關SW1和第三開關SW3可以接通而第二開關SW2可以斷開。在此時，電荷泵131-2可以接收GSL轉變信息GSL_con而不是泵控制信號PUMP_con。因此，電荷泵131-2可以輸出對應于GSL目標電壓GSL_tg的擦除電壓Vers。非易失性存儲器裝置100可以核對與GSL目標電壓GSL_tg對應的擦除電壓Vers的電平以判斷GSL目標電壓GSL_tg的合適性。

圖11是示出根據發明構思的示例實施例的SSD的框圖。參照圖11，SSD1000可以包括多個非易失性存儲器裝置1100和SSD控制器1200。

非易失性存儲器裝置1100可以被構造為選擇性地接收外部高電壓VPPx。每個非易失性存儲器裝置1100可以如圖1至圖10中描述地根據溫度來控制地選擇線GSL的浮置時間。可以通過兩次施加關于溫度的偏置來在擦除操作中改善地選擇線GSL的浮置時間的范圍和線性度。

SSD控制器1200可以通過多條通道CH1～CHi連接到非易失性存儲器裝置1100。SSD控制器1200可以包括至少一個處理器1210、緩沖存儲器1220、錯誤糾正電路(ECC)1230、主機接口1240和非易失性存儲器(NVM)接口1250。

緩沖存儲器1220可以臨時存儲用于驅動SSD控制器1200的數據。緩沖存儲器1220可以包括存儲數據或指令的多條存儲器線。

錯誤糾正電路1230可以計算將要在寫入操作中編程的數據的錯誤糾正代碼值，基于錯誤糾正代碼值糾正在讀取操作中讀取的數據以及糾正在數據恢復操作中從非易失性存儲裝置1100恢復的數據的錯誤。雖然未示出，還可以包括存儲用于驅動SSD控制器1200的代碼數據的代碼存儲器。代碼存儲器可以通過非易失性存儲器裝置來實現。

主機接口1240可以提供與外部裝置的接口功能。主機接口1240可以是NAND接口。非易失性存儲器接口1250可以提供與非易失性存儲器裝置1100的接口功能。

圖12是示出根據發明構思的示例實施例的eMMC的框圖。參照圖12，eMMC 2000可以包括至少一個NAND閃存裝置(NAND)2100和控制器2200。

NAND閃存裝置2100可以是單數據速率(SDR)或雙數據速率(DDR)。NAND閃存裝置2100可以如圖1至圖10中描述地根據溫度控制地選擇線GSL的浮置時間。可以通過兩次施加關于溫度的偏置來在擦除操作中改善地選擇線GSL的浮置時間的范圍和線性度。

控制器2200可以通過多條通道連接到NAND閃存裝置2100。控制器2200可以包括至少一個控制核(Core)2210、主機接口(Host I/F)2240和NAND接口(NAND I/F)2250。控制核2210可以控制eMMC 2000的全部操作。主機接口2240可以在控制器2200與主機之間執行接口。NAND接口2250可以在控制器2200與NAND閃存裝置2100之間執行接口。主機接口2240可以是并行接口(例如，MMC接口)。在示例實施例中，主機接口2240可以是串行接口(例如，UHS-II接口、UFS接口)。

eMMC 2000可以從主機接收電源電壓Vcc和Vccq。可以將第一電源電壓Vcc(例如，3.3V)提供到NAND閃存裝置2100和NAND接口2250，可以將第二電源電壓Vccq(例如，1.8V/3.3V)提供到控制器2200。eMMC 2000可以選擇性地接收外部高電壓VPPx。

發明構思可以應用到UFS(通用閃存)系統。圖13是示出根據發明構思的示例實施例的UFS系統的框圖。參照圖13，UFS系統3000可以包括UFS主機3100和UFS裝置3200。

UFS主機3100可以包括應用3110、裝置驅動器3120、主機控制器3130和緩沖器RAM 3140。主機控制器3130可以包括指令隊列3131、主機DMA 3132和電源管理器3133。指令隊列3131、主機DMA 3132和電源管理器3133可以在主機控制器3130中的算法、軟件或固件中操作。

UFS主機3100的應用3110和裝置驅動器3120中產生的指令(例如，寫入指令)可以輸入到主機控制器3130的指令隊列3131中。指令隊列3131可以順序地存儲將要提供到UFS裝置3200的指令。存儲在指令隊列3131中的指令可以提供到主機DMA 3132。主機DMA 3132通過主機接口(Host I/F)3101將指令發送到UFS裝置3200。

UFS裝置3200可以包括至少一個閃存3210、裝置控制器3230和緩沖器RAM 3240。裝置控制器3230可以包括中央處理單元(CPU)3231、指令管理器3232、閃存DMA 3233、安全管理器3234、緩沖器管理器3235、閃存轉換層(FTL)3236和閃存管理器3237。指令管理器3232、安全管理器3234、緩沖器管理器3235、閃存轉換層(FTL)3236和閃存管理器3237可以在裝置控制器3230中的算法、軟件或固件中操作。

閃存3210可以如圖1至圖10中描述地根據溫度來控制地選擇線GSL的浮置時間。可以通過兩次施加關于溫度的偏置來在擦除操作中改善地選擇線GSL的浮置時間的范圍和線性度。

可以通過裝置接口(Device I/F)3201將從UFS主機3100輸入到UFS裝置3200中的指令提供到指令管理器3232。指令管理器3232可以對從UFS主機3100提供的指令進行譯碼，并且可以使用安全管理器3134來驗證輸入的指令。指令管理器3232可以通過緩沖器管理器3235來指定緩沖器RAM 3240接收數據。如果完成了數據傳輸的準備，則指令管理器3232將RTT(READY_TO-TRANSFER)UPIU傳輸到UFS主機3100。

UFS主機3100可以響應于RTT(READY_TO-TRANSFER)UPIU將數據傳輸到UFS裝置3200。數據可以通過主機DMA 3132和主機接口3101傳輸到UFS裝置3200。UFS裝置3200可以通過緩沖器管理器3235將提供的數據存儲在緩沖器RAM 3240中。存儲在緩沖器RAM 3240中的數據可以通過閃存DMA 3233提供到閃存管理器3237。閃存管理器3237可以參照閃存轉換層3236的地址映射信息將數據存儲在閃存存儲器3210的選定地址中。

如果完成了指令所需要的數據傳輸和數據編程，UFS裝置3200通過接口將響應信號傳輸到UFS主機3100并且通知指令完成。UFS主機3100可以通知裝置驅動器3120和應用3110指令是否完成并且可以結束關于對應的指令的操作。

發明構思可以應用到移動裝置。圖14是示出根據發明構思的示例實施例的移動裝置的框圖。參照圖14，移動裝置4000可以包括應用處理器4100、通信模塊4200、顯示/觸摸模塊4300、存儲裝置4400和移動RAM 4500。

應用處理器4100可以控制移動裝置4000的全部操作。通信模塊4200可以實現為控制與外部的有線/無線通信。顯示/觸摸模塊4300可以實現為顯示由應用處理器4100處理的數據或從觸摸面板接收數據。存儲裝置4400可以實現為存儲用戶的數據。存儲裝置4400可以是eMCC、SSD或UFS裝置。移動RAM 4500可以實現為臨時存儲在移動裝置4000的處理操作中使用的數據。

存儲裝置4400可以如圖1至圖10中描述地根據溫度控制地選擇線GSL的浮置時間。可以通過兩次施加關于溫度的偏置來在擦除操作中改善地選擇線GSL的浮置時間的范圍和線性度。

可以使用以下各種類型的封裝件來安裝根據本發明的示例實施例的存儲系統或存儲裝置，例如，層疊封裝(PoP)、球柵陣列(BGA)、芯片級封裝(CSP)、塑料引線芯片載體(PLCC)、塑料雙列直插式封裝(PDIP)、窩伏爾組件中裸片(die in waffle pack)、晶片形式的裸片(die in wafer form)、板上芯片(COB)、陶瓷雙列直插式封裝(CERDIP)、塑料公制四方扁平封裝(MQFP)、薄型四方扁平封裝(TQFP)、小外形IC(SOIC)、緊縮型小外形封裝(SSOP)、薄型小外形封裝(TSOP)、系統級封裝(SIP)、多芯片封裝(MCP)、晶圓級制造的封裝(WFP)和晶圓級加工的堆疊封裝(WSP)。

發明構思的示例實施例涉及用于在擦除操作中通過根據溫度控制地選擇線的浮置時間來改善擦除狀態的閾值電壓分布的非易失性存儲器裝置以及擦除非易失性存儲器裝置的方法。

應該理解的是，應該僅以描述性的意義而不是出于限制性的目的來考慮這里描述的示例實施例。根據示例實施例的每個裝置或方法內的特征或方面的描述應該通常被認為可用于根據示例實施例的其它裝置或方法中的相似的特征或方面。盡管已經具體地示出并描述了一些示例實施例，但是本領域的普通技術人員將理解的是，在不脫離權利要求的精神和范圍的情況下，可以在示例實施例中做出形式和細節上的各種改變。