用于增強性能的具有在分開的金屬層上的字線的靜態隨機存取存儲器(SRAM)位單元以及相關方法與流程

優先權要求

本申請要求于2014年12月3日提交且題為“staticrandomaccessmemory(sram)bitcellswithwordlinesonseparatemetallayersforincreasedperformance,andrelatedmethods(用于增強性能的具有在分開的金屬層上的字線的靜態隨機存取存儲器(sram)位單元以及相關方法)”的美國專利申請s/n.14/559,205的優先權，其通過引用整體納入于此。

背景

i.公開領域

本公開的技術一般涉及靜態隨機存取存儲器(sram)位單元，尤其涉及sram位單元的物理設計。

ii.

背景技術：

基于處理器的計算機系統包括用于數據存儲的存儲器。存在不同類型的存儲器，每種存儲器處理某些獨特的特征。例如，靜態隨機存取存儲器(sram)是一種可在基于處理器的計算機系統中采用的存儲器類型。不同于例如動態隨機存取存儲器(dram)，sram可以存儲數據而無需周期性地刷新存儲器。sram包含在sram數據陣列中按行和列組織的多個sram位單元(也被稱為“位單元”)。對于sram數據陣列中的任何給定行，sram數據陣列的每一列包括其中存儲了單個數據值或比特的sram位單元。對期望sram位單元行的訪問由對應于讀和寫操作的字線來控制。讀字線經由相應的讀端口提供用于讀取存儲在sram位單元中的比特的訪問。此外，寫字線經由相應的寫端口提供用于向sram位單元寫入比特的訪問。

就此而言，sram位單元可被設計成具有用于讀取和寫入與該sram位單元相關聯的比特的多個端口。作為非限定性示例，圖1解說了常用的三端口sram位單元100的電路圖，其包括第一讀字線102、第二讀字線104、以及寫字線106。以此方式，三端口sram位單元100被配置成經由第一讀端口108和第二讀端口110來讀取，并且經由寫端口112來寫入。此外，三端口sram位單元100被配置成在兩(2)個反相器114、116內存儲單個比特，其中反相器114、116交叉耦合以保持表示該比特的數據值的電荷。

繼續參照圖1，為了經由第一讀端口108來讀取三端口sram位單元100，第一讀位線118被預充電至邏輯‘1’值，并且第一讀字線102被配置成激活第一讀存取晶體管120。以此方式，如果所存儲的比特具有邏輯‘1’值，則反相器114、116被配置成向第一讀存取晶體管122提供邏輯‘0’值。邏輯‘0’值不會激活第一讀存取晶體管122，由此保留第一讀位線118上的邏輯‘1’值。相反，如果所存儲的比特具有邏輯‘0’值，則反相器114、116被配置成向第一讀存取晶體管122提供邏輯‘1’值。邏輯‘1’值激活第一讀存取晶體管122，由此經由接地電壓源124來向第一讀位線118提供邏輯‘0’值。第二讀字線104、第二讀位線126、第二讀存取晶體管128、130、以及接地電壓源124按類似方式被配置成經由第二讀端口110執行讀取。

繼續參照圖1，為了經由寫端口112來向三端口sram位單元100寫入比特，寫字線106被配置成激活兩(2)個寫存取晶體管132、134。要寫入三端口sram位單元100的值由寫位線136提供，而補值由補寫位線138提供。由此，為了寫入邏輯‘1’值，寫字線106激活寫存取晶體管132、134，并且寫位線136提供邏輯‘1’值同時補寫位線138提供邏輯‘0’值。此類邏輯值配置使得反相器114、116存儲邏輯‘1’值。相反，為了寫入邏輯‘0’值，寫字線106激活寫存取晶體管132、134，并且寫位線136和補寫位線138分別提供邏輯‘0’值和邏輯‘1’值。以此方式，三端口sram位單元100對于獨立讀操作可以使用第一讀字線102和第二讀字線104來訪問，并且對于寫操作可以使用寫字線106來訪問。

雖然圖1中的三端口sram位單元100的電路設計提供了以上所描述的功能性，但該物理設計可能是性能局限的來源。值得注意的是，隨著第一讀存取晶體管120、122、第二讀存取晶體管128、130、寫存取晶體管132、134、以及與反相器114、116相關聯的晶體管的柵極長度持續減小至十四(14)納米(nm)及以下，與某些制造技術(諸如自對準雙圖案化(sadp))相關聯的設計規則要求特定金屬層具有單向取向。然而，將三端口sram位單元100設計成遵循此類設計規則可能會增加相應物理設計的復雜度。物理設計的復雜度增加通常會導致第一和第二讀字線102、104的寬度和寫字線106的寬度減小。隨著第一和第二讀字線102、104以及寫字線106的寬度減小，每條字線102、104、106的電阻增大。第一和第二讀字線102、104以及寫字線106的電阻增大會增加每條字線102、104、106的存取時間，由此會降低三端口sram位單元100的性能。因此，設計具有遵循設計規則的物理設計同時具有電阻減小的字線的三端口sram位單元將是有利的，由此會增強三端口sram位單元的性能。

公開概述

詳細描述中所公開的諸方面包括用于增強性能的具有在分開的金屬層上的字線的靜態隨機存取存儲器(sram)位單元。還公開了相關方法。在一個方面，公開了一種sram位單元，其采用第二金屬層中的寫字線，與第二金屬層不同的第三金屬層中的第一讀字線、以及與第二和第三金屬層不同的第四金屬層中的第二讀字線。通過采用在分開的金屬層中的寫字線以及第一和第二讀字線，該寫字線以及第一和第二讀字線各自可被設計成遵循設計規則同時具有增大的寬度。此類增大的寬度對應于每個對應字線減小的電阻，這減少每個對的訪問時間，由此增強sram位單元的性能。

為了采用在分開的金屬層中的寫字線以及第一和第二讀字線，sram位單元還采用第一金屬層中的多條跡線。為了將第一讀字線耦合至這些跡線以便耦合至sram位單元中的晶體管，與第一讀字線相對應的著陸焊盤被布置在對應的跡線上。類似地，為了將第二讀字線耦合至這些跡線，與第二讀字線相對應的著陸焊盤被布置在對應的跡線上。此外，與該寫字線相對應的著陸焊盤也被置于對應的跡線上。

就此而言，在一個方面，公開了一種sram位單元。該sram位單元包括第一金屬層中采用的多條跡線。該sram位單元進一步包括第二金屬層中采用的寫字線。該sram位單元進一步包括第三金屬層中采用的第一讀字線。該sram位單元進一步包括第四金屬層中采用的第二讀字線。該sram位單元進一步包括布置在該多條跡線中對應的跡線上的多個第一讀字線著陸焊盤中的每個第一讀字線著陸焊盤。該sram位單元進一步包括布置在該多條跡線中對應的跡線上的多個第二讀字線著陸焊盤中的每個第二讀字線著陸焊盤。該sram位單元進一步包括布置在該多條跡線中對應的跡線上的多個寫字線著陸焊盤中的每個寫字線著陸焊盤。

在另一方面，公開了一種sram位單元。該sram位單元包括用于布置第一金屬層中采用的多條跡線的裝置。該sram位單元進一步包括用于布置第二金屬層中采用的寫字線的裝置。該sram位單元進一步包括用于布置第三金屬層中采用的第一讀字線的裝置。該sram位單元進一步包括用于布置第四金屬層中采用的第二讀字線的裝置。該sram位單元進一步包括用于在該多條跡線中對應的跡線上布置多個第一讀字線著陸焊盤中的每個第一讀字線著陸焊盤的裝置。該sram位單元進一步包括用于在該多條跡線中對應的跡線上布置多個第二讀字線著陸焊盤中的每個第二讀字線著陸焊盤的裝置。該sram位單元進一步包括用于在該多條跡線中對應的跡線上布置多個寫字線著陸焊盤中的每個寫字線著陸焊盤的裝置。

在另一方面，公開了一種制造sram位單元的方法。該方法包括布置第一金屬層中采用的多條跡線。該方法進一步包括布置第二金屬層中采用的寫字線。該方法進一步包括布置第三金屬層中采用的第一讀字線。該方法進一步包括布置第四金屬層中采用的第二讀字線。該方法進一步包括在該多條跡線中對應的跡線上布置多個第一讀字線著陸焊盤中的每個第一讀字線著陸焊盤。該方法進一步包括在該多條跡線中對應的跡線上布置多個第二讀字線著陸焊盤中的每個第二讀字線著陸焊盤。該方法進一步包括在該多條跡線中對應的跡線上布置多個寫字線著陸焊盤中的每個寫字線著陸焊盤。

在另一方面，公開了一種sram。該sram包括：sram陣列，其包括多個sram位單元。該多個sram位單元中的每個sram位單元包括第一金屬層中采用的多條跡線。該多個sram位單元中的每個sram位單元進一步包括第二金屬層中采用的寫字線。該多個sram位單元中的每個sram位單元進一步包括第三金屬層中采用的第一讀字線。該多個sram位單元中的每個sram位單元進一步包括第四金屬層中采用的第二讀字線。該多個sram位單元中的每個sram位單元進一步包括布置在該多條跡線中對應的跡線上的多個第一讀字線著陸焊盤中的每個第一讀字線著陸焊盤。該多個sram位單元中的每個sram位單元進一步包括布置在該多條跡線中對應的跡線上的多個第二讀字線著陸焊盤中的每個第二讀字線著陸焊盤。該多個sram位單元中的每個sram位單元進一步包括布置在該多條跡線中對應的跡線上的多個寫字線著陸焊盤中的每個寫字線著陸焊盤。

附圖簡述

圖1是采用寫字線和兩(2)個讀字線的示例性三端口靜態隨機存取存儲器(sram)位單元的電路圖；

圖2是解說采用寫字線和兩(2)個讀字線的示例性三端口sram位單元的第一金屬層和第二金屬層的物理布局圖，其中寫字線是多向的；

圖3是采用寫字線和兩(2)個讀字線的示例性sram位單元的橫截面圖，其中跡線被設計成允許分開的金屬層上的單向字線以增大此類字線的寬度，由此減小電阻并增強性能；

圖4是解說圖3中的sram位單元的金屬一(1)(m1)層和金屬二(2)(m2)層的物理布局圖；

圖5是解說圖3中的sram位單元的m2金屬層和金屬三(3)(m3)層的物理布局圖；

圖6是解說圖3中的sram位單元的m3金屬層和金屬四(4)(m4)層的物理布局圖；

圖7是解說圖3中的sram位單元的m4金屬層和金屬五(5)(m5)層的物理布局圖；

圖8是解說圖3中的sram位單元的m5金屬層和金屬六(6)(m6)層的物理布局圖；

圖9是解說用于制造圖3中的sram位單元的示例性過程的流程圖，其中跡線被設計成允許在分開的金屬層上的單向讀字線和寫字線以增大此類字線的寬度，由此減小電阻并增強性能；以及

圖10是可包括圖3中的sram位單元的示例性的基于處理器的系統的框圖。

詳細描述

現在參照附圖，描述了本公開的若干示例性方面。措辭“示例性”在本文中用于表示“用作示例、實例或解說”。本文中描述為“示例性”的任何方面不必被解釋為優于或勝過其他方面。

詳細描述中所公開的諸方面包括用于增強性能的具有在分開的金屬層上的字線的靜態隨機存取存儲器(sram)位單元。還公開了相關方法。在一個方面，公開了一種sram位單元，其采用第二金屬層中的寫字線，與第二金屬層不同的第三金屬層中的第一讀字線、以及與第二和第三金屬層不同的第四金屬層中的第二讀字線。通過采用在分開的金屬層中的寫字線以及第一和第二讀字線，該寫字線以及第一和第二讀字線各自可被設計成遵循設計規則同時具有增大的寬度。此類增大的寬度對應于每個對應字線減小的電阻，這減少每個對應的訪問時間，由此增強sram位單元的性能。

為了采用在分開的金屬層中的寫字線以及第一和第二讀字線，sram位單元還采用第一金屬層中的多條跡線。為了將第一讀字線耦合至這些跡線以便耦合至sram位單元中的晶體管，與第一讀字線相對應的著陸焊盤被布置在對應的跡線上。類似地，為了將第二讀字線耦合至這些跡線，與第二讀字線相對應的著陸焊盤被布置在對應的跡線上。此外，與寫字線相對應的著陸焊盤也被置于對應的跡線上。

在討論始于圖3的采用在分開的金屬層上的字線的sram位單元的具體細節之前，首先描述設計規則和設計復雜性。就此而言，圖2解說了包括三端口sram位單元202(1)-202(4)的sram陣列200。本文現在描述三端口sram位單元202(1)，而三端口sram位單元202(2)-202(4)要被理解為包括與三端口sram位單元202(1)相似的特征。三端口sram位單元202(1)包括寫字線204、第一讀字線206、以及第二讀字線208。寫字線204在金屬二(2)(m2)層中被采用，而第一讀字線206和第二讀字線208在金屬三(3)(m3)層中被采用。值得注意的是，在該示例中，m3金屬層垂直毗鄰m2金屬層。如本文所使用的，垂直毗鄰指的是一金屬層(ma)布置在另一金屬層(mb)頂側之上，其中在ma直接布置在mb頂側上、或ma布置在mb頂側上方(其中ma與mb之間布置有附加金屬層)的情況下，ma垂直毗鄰mb。

繼續參照圖2，寫字線204被設計成具有多向取向。此類多向取向允許按水平和垂直方向兩者布置寫字線204，其中寫字線204在三端口sram位單元202(1)中對應的線圈210(也被稱為“凹凸(jog)”)處改變方向。然而，與某些制造技術相關聯的設計規則要求特定金屬層具有單向取向。作為非限定性示例，當采用自對準雙圖案化(sadp)制造技術(其中晶體管具有小于或等于十四(14)納米(nm)的柵極長度)時，需要此類設計規則。將三端口sram位單元202(1)設計成遵循此類設計規則可能會增加物理設計的復雜度。作為非限定性示例，通過消除與線圈210類似的線圈的使用，遵循此類設計規則可能會增加設計復雜度。消除此類線圈可能要求字線被設計成具有較高密度，由此會減小寫字線204以及第一和第二讀字線206、208的寬度。寬度的此類減小對應于電阻的增大，并由此增加寫字線204以及第一和第二讀字線206、208的訪問時間。因此，設計具有遵循設計規則的物理設計同時與三端口sram位單元202(1)的字線204、206、208相比具有電阻減小的字線的sram位單元將是有利的。電阻的此類減小將導致每個字線的訪問時間減少，由此會增強sram位單元的性能。

就此而言，圖3解說了采用寫字線302、第一讀字線304和第二讀字線306的示例性sram位單元300(1)的橫截面圖。由于sram位單元300(1)采用了寫字線302以及第一和第二讀字線304、306，因此其可被稱為三端口sram位單元300(1)。sram位單元300(1)包括跡線308(1)-308(12)，這些跡線被設計成允許按單向取向在分開的金屬層上獨立采用寫字線302以及第一和第二讀字線304、306。與采用在非分開的金屬層中的寫字線302以及第一和第二讀字線304、306(類似于圖2中的三端口sram位單元202(1))相比，以此方式設計寫字線302以及第一和第二讀字線304、306可以增大字線302、304、306的寬度。作為非限定性示例，在分開的金屬層上布置寫字線302以及第一和第二讀字線304、306可以允許字線302、304、306被設計成具有較低密度，由此增大了寫字線302以及第一和第二讀字線304、306的寬度。此類增大的寬度對應于與寫字線302以及第一和第二讀字線304、306相關聯的減小的電阻。寫字線302以及第一和第二讀字線304、306的電阻減小對應于每條字線的訪問時間減少，由此增強了sram位單元300(1)的性能。

繼續參照圖3，在該方面，sram位單元300(1)采用第二金屬層中的寫字線302，其中第二金屬層是金屬二(2)(m2)層。此外，第一讀字線304在不同于第二金屬層的第三金屬層中被采用，其中第三金屬層是金屬四(4)(m4)層。另外，第二讀字線306在第四金屬層中被采用，其中第四金屬層是金屬六(6)(m6)層。值得注意的是，在該方面，m6金屬層垂直毗鄰m4金屬層，m4金屬層垂直毗鄰m2金屬層。通過分別在m2、m4和m6金屬層中采用寫字線302以及第一和第二讀字線304、306，寫字線302以及第一和第二讀字線304、306各自可被設計成遵循要求單向取向的設計規則。如先前所描述的，采用寫字線302以及第一和第二讀字線304、306可以允許將每條字線302、304、306設計成具有較低密度，由此增大了每條字線302、304、306的寬度。相較于圖2中的三端口sram202(1)中的對應電阻，此類增大的寬度對應于寫字線302以及第一和第二讀字線304、306的減小的電阻。電阻減小會減少寫字線302以及第一和第二讀字線304、306的訪問時間，并由此增強sram位單元300(1)的性能。

繼續參照圖3，為了分別在m2、m4和m6金屬層中獨立地采用寫字線302以及第一和第二讀字線304、306，sram位單元300(1)還采用跡線308(1)-308(12)。在該方面，跡線308(1)-308(12)在第一金屬層中被采用，其中第一金屬層是布置在基層310上的金屬一(1)(m1)層。此外，在該方面，跡線308(1)-308(12)被配置成藉由相應觸點(未示出)來耦合至基層310中的晶體管(未示出)。作為非限定性示例，跡線308(1)-308(12)可被配置成使用中部制程觸點來耦合至基層310中的前端制程晶體管。以此方式，基層310采用形成sram位單元300(1)的晶體管(諸如前端制程晶體管)所需要的多晶硅。值得注意的是，在該方面，m6、m4和m2金屬層垂直毗鄰m1金屬層。另外，sram位單元300(1)采用配置成將每個相應金屬層耦合至毗鄰金屬層的通孔。以此方式，通孔五(通孔5)被配置成將m6金屬層耦合至金屬五(5)(m5)層，通孔四(通孔4)被配置成將m5金屬層耦合至m4金屬層，通孔三(通孔3)被配置成將m4金屬層耦合至m3金屬層，并且通孔二(通孔2)被配置成將m3金屬層耦合至m2金屬層。

繼續參照圖3，為了將第一讀字線304耦合至跡線308(1)以便與sram位單元300(1)中的晶體管通信，與第一讀字線304相對應的第一讀字線著陸焊盤312(在本文中也被稱為“著陸焊盤312”)被布置在對應的跡線308(1)-308(12)上。在該方面，此類著陸焊盤312和對應的跡線308(1)-308(12)布置在sram位單元300(1)的邊界邊緣上。類似地，為了將第二讀字線306耦合至基層310，與第二讀字線306相對應的第二讀字線著陸焊盤314(在本文中也被稱為“著陸焊盤314”)被布置在對應的跡線308(1)-308(12)上。在該方面，此類著陸焊盤314同樣布置在sram位單元300(1)的邊界邊緣上。此外，在該方面，與寫字線302相對應的寫字線著陸焊盤316(在本文中也被稱為“著陸焊盤316”)同樣被置于對應的跡線308(1)-308(12)上，但是此類著陸焊盤316布置在sram位單元300(1)的每個邊界邊緣內。值得注意的是，雖然該方面包括分別布置在sram位單元300(1)的邊界邊緣之上或之內的著陸焊盤312、314、316，但其他方面可包括布置在相對于sram位單元300(1)的邊界邊緣的替換位置中的著陸焊盤312、314、316。

就此而言，圖4解說了包括sram位單元300(1)-300(8)的sram陣列400的m1金屬層和m2金屬層，其中sram位單元300(2)-300(8)類似于圖3中的sram位單元300(1)。值得注意的是，盡管出于清楚起見而用虛線對sram位單元300(1)-300(8)進行了劃界，但是各自相應的邊界邊緣402表示sram位單元300(1)-300(8)的實際邊緣。以此方式，邊界邊緣402(1)-402(4)表示sram位單元300(1)的實際邊緣。本文現在描述sram位單元300(1)的細節，然而要理解，sram位單元300(2)-300(8)包括與sram位單元300(1)相似的特征。在該方面，sram位單元300(1)包括m1金屬層中的十二(12)條跡線308(1)-308(12)。值得注意的是，sram位單元300(2)包括十二(12)條跡線308(13)-308(24)。跡線308(1)包括著陸焊盤312(1)，其被配置成將跡線308(1)耦合至m2金屬層。在該方面，跡線308(1)和著陸焊盤312(1)布置在sram位單元300(1)的邊界邊緣402(1)上。如下文更詳細描述的，使用著陸焊盤312(1)將跡線308(1)耦合至m2金屬層提供了將第一讀字線304耦合至跡線308(1)以與sram位單元300(1)的晶體管通信的路徑的一部分。此外，在該方面，由于與第一讀字線著陸焊盤312相對應的跡線308(1)-308(12)被布置在sram位單元300(1)的邊界邊緣402(2)上，因此sram位單元300(1)的第一讀字線304與sram位單元300(2)共享布置在跡線308(13)上的著陸焊盤312(2)。

繼續參照圖4，跡線308(1)還包括著陸焊盤314(1)，其被配置成將跡線308(1)耦合至m2金屬層。在該方面，由于著陸焊盤314(1)被布置在跡線308(1)上，因此著陸焊盤314(1)與著陸焊盤312(1)類似地布置在sram位單元300(1)的邊界邊緣402(1)上。如下文更詳細描述的，使用著陸焊盤314(1)將跡線308(1)耦合至m2金屬層提供了將第二讀字線306耦合至跡線308(1)以與sram位單元300(1)的晶體管通信的路徑的一部分。此外，sram位單元300(1)的第二讀字線306與sram位單元300(2)共享布置在跡線308(13)上的著陸焊盤314(2)。

繼續參照圖4，跡線308(5)、308(9)分別包括著陸焊盤316(1)、316(2)。著陸焊盤316(1)、316(2)被配置成分別將跡線308(5)、308(9)耦合至m2金屬層中的寫字線302。在該方面，跡線308(5)、308(9)和著陸焊盤316(1)、316(2)布置在sram位單元300(1)的每個邊界邊緣402(1)-402(4)內。使用著陸焊盤316(1)、316(2)將跡線308(5)、308(9)耦合至m2金屬層中的寫字線302提供了將寫字線302耦合至跡線308(1)以與sram位單元300(1)的晶體管通信的路徑。

繼續參照圖4，除了寫字線302以及第一和第二讀字線304、306之外，跡線308(1)-308(12)還被配置成支持由sram位單元300(1)采用的其他元件。以此方式，跡線308(2)、308(12)支持與第一和第二讀字線304、306相關聯的第一和第二讀位線。跡線308(3)、308(11)被配置成支持與第一和第二讀字線304、306相關聯的全局讀位線。此外，跡線308(7)被配置成支持sram位單元300(1)的高電壓源線(例如，vdd)，而跡線308(4)被配置成支持低電壓源線(例如，vss)。跡線308(6)、308(8)被配置成支持與寫字線302相關聯的寫位線。通過采用如本文所描述的跡線308(1)-308(12)以及著陸焊盤312(1)-312(2)、314(1)-314(2)和316(1)-316(2)，sram位單元300(1)的m1金屬層和m2金屬層可使用自對準雙圖案化(sadp)技術來制造。

為了完成將第一讀字線304和第二讀字線306分別耦合至著陸焊盤312、314的路徑的其余部分，在sram位單元300(1)中提供附加金屬層和互連。就此而言，圖5解說了圖4中的sram陣列400的m2金屬層和金屬三(3)(m3)層。值得注意的是，在該方面，m3金屬層垂直毗鄰m2金屬層。此外，互連500(1)-500(3)被布置在m2金屬層上，以便將m2金屬層耦合至m3金屬層。使用互連500(1)將m2金屬層耦合至m3金屬層提供了將第一讀字線304耦合至跡線308(1)以與sram位單元300(1)的晶體管通信的路徑的一部分。類似地，使用互連500(2)、500(3)將m2金屬層耦合至m3金屬層提供了將第二讀字線306耦合至跡線308(1)以與sram位單元300(1)的晶體管通信的路徑的一部分。

另外，圖6解說了圖4中的sram陣列400的m3金屬層和m4金屬層。在該方面，互連600(1)、600(2)被布置在m3金屬層上以便將m3金屬層耦合至m4金屬層，其中m4金屬層垂直毗鄰m3金屬層。值得注意的是，使用互連600(1)將m3金屬層耦合至m4金屬層完成了將第一讀字線304耦合至跡線308(1)以與sram位單元300(1)的晶體管通信的路徑。換言之，在該方面，由于第一讀字線304在m4金屬層中被采用，互連600(1)將m3金屬層與第一讀字線304相耦合。此外，在該方面，由于第二讀字線306在m6金屬層中被采用，使用互連600(2)將m3金屬層耦合至m4金屬層提供了將第二讀字線306耦合至跡線308(1)以與sram位單元300(1)的晶體管通信的路徑的一部分。

另外，圖7解說了圖4中的sram陣列400的m4金屬層和金屬五(5)(m5)層，其中m5金屬層垂直毗鄰m4金屬層。在該方面，互連700(1)被布置在m4金屬層上，以便將m4金屬層耦合至m5金屬層。值得注意的是，使用互連700(1)將m4金屬層耦合至m5金屬層提供了將第二讀字線306耦合至跡線308(1)以與sram位單元300(1)的晶體管通信的路徑的一部分。

另外，圖8解說了圖4中的sram陣列400的m5金屬層和m6金屬層，其中m6金屬層垂直毗鄰m5金屬層。在該方面，互連800(1)被布置在m5金屬層上，以便將m5金屬層耦合至m6金屬層。值得注意的是，使用互連800(1)將m5金屬層耦合至m6金屬層完成了將第二讀字線306耦合至跡線308(1)以與sram位單元300(1)的晶體管通信的路徑。換言之，在該方面，由于第二讀字線306在m6金屬層中被采用，互連800(1)將m5金屬層與第二讀字線306相耦合。

就此而言，圖4-8解說了分別在m2、m4和m6金屬層中采用sram位單元300(1)中的寫字線320以及第一和第二讀字線304、306。由此，寫字線302以及第一和第二讀字線304、306各自可被設計成遵循要求單向取向的設計規則同時與未被采用在分開的金屬層中的寫字線302以及第一和第二讀字線304、306的對應寬度相比具有增大的寬度。增大的寬度對應于寫字線302以及第一和第二讀字線304、306的減小的電阻。此類減小的電阻會減少寫字線302以及第一和第二讀字線304、306的訪問時間，并由此增強sram位單元300(1)的性能。

就此而言，圖9解說了用于制造圖3中的sram位單元300(1)的示例性過程900。過程900包括布置第一金屬層中所采用的多條跡線308(1)-308(12)(框902)。在該方面，跡線308(1)-308(12)在m1金屬層中被采用且布置在基層310上，從而跡線308(1)-308(12)耦合至sram位單元300(1)中的晶體管。為了采用寫字線302，過程900包括布置第二金屬層中所采用的寫字線302(框904)。在該方面，寫字線302在m2金屬層中被采用，其中m2金屬層垂直毗鄰m1金屬層。為了采用第一讀字線304，過程900包括布置第三金屬層中所采用的第一讀字線304(框906)。在該方面，第一讀字線304在m4金屬層中被采用，其中m4金屬層垂直毗鄰m3金屬層，m3金屬層垂直毗鄰m2金屬層。此外，為了采用第二讀字線306，過程900包括布置第四金屬層中所采用的第二讀字線306(框908)。在該方面，第二讀字線306在m6金屬層中被采用，其中m6金屬層垂直毗鄰m5金屬層，m5金屬層垂直毗鄰m4金屬層。

繼續參照圖9，為了采用如以上所描述的在分開的金屬層中的寫字線302以及第一和第二讀字線304、306，過程900提供將寫字線302以及第一和第二讀字線304、306耦合至跡線308(1)-308(12)。以此方式，過程900包括在對應的跡線308(1)上布置每個第一讀字線著陸焊盤312(1)(框910)。在該方面，每個第一讀字線著陸焊盤312(1)和對應的跡線308(1)布置在sram位單元300(1)的邊界邊緣402(1)上。此外，過程900包括在對應的跡線308(1)上布置每個第二讀字線著陸焊盤314(1)(框912)。在該方面，每個第二讀字線著陸焊盤314(1)和對應的跡線308(1)布置在sram位單元300(1)的邊界邊緣402(1)上。此外，過程900包括在對應的跡線308(5)、308(8)上布置每個寫字線著陸焊盤316(1)、316(2)(框914)。在該方面，每個寫字線著陸焊盤316(1)、316(2)和對應的跡線308(5)、308(8)布置在sram位單元300(1)的每個邊界邊緣402(1)-402(4)內。換言之，跡線308(1)-308(12)以及著陸焊盤312(1)、314(1)和316(1)、316(2)以使得允許按單向取向在分開的金屬層上布置寫字線302以及第一和第二讀字線304、306的方式來布置。由此，過程900使得寫字線302以及第一和第二讀字線304、306能被設計成遵循要求單向取向的設計規則同時與未被采用在分開的金屬層中的寫字線302以及第一和第二讀字線304、306的對應寬度相比具有增大的寬度。增大的寬度對應于寫字線302以及第一和第二讀字線304、306的減小的電阻。電阻的此類減小會減少寫字線302以及第一和第二讀字線304、306的訪問時間，并由此增強sram位單元300(1)的性能。

根據本文所公開的諸方面的用于增強性能的具有在分開的金屬層上的字線的sram位單元可設在或集成到任何基于處理器的設備中。不作為限定的示例包括機頂盒、娛樂單元、導航設備、通信設備、固定位置數據單元、移動位置數據單元、移動電話、蜂窩電話、計算機、便攜式計算機、臺式計算機、個人數字助理(pda)、監視器、計算機監視器、電視機、調諧器、無線電、衛星無線電、音樂播放器、數字音樂播放器、便攜式音樂播放器、數字視頻播放器、視頻播放器、數字視頻碟(dvd)播放器、以及便攜式數字視頻播放器。

就此而言，圖10解說了可在示例性sram中采用圖3中所解說的sram位單元300(1)的基于處理器的系統1000的示例。在該示例中，基于處理器的系統1000包括一個或多個中央處理單元(cpu)1002，其各自包括一個或多個處理器1004。(諸)cpu1002可以是主設備。(諸)cpu1002可具有耦合至(諸)處理器1004以用于對臨時存儲的數據進行快速訪問的高速緩存存儲器1006。(諸)cpu1002被耦合至系統總線1008，且可交互耦合被包括在基于處理器的系統1000中的主設備和從設備。如眾所周知的，(諸)cpu1002通過在系統總線1008上交換地址、控制、以及數據信息來與這些其他設備通信。例如，(諸)cpu1002可向作為從設備的示例的存儲器控制器1010傳達總線事務請求。盡管未在圖10中解說，但可提供多個系統總線1008，其中每個系統總線1008構成不同的織構。

其他主設備和從設備可被連接到系統總線1008。如圖10中所解說的，作為示例，這些設備可包括存儲器系統1012、一個或多個輸入設備1014、一個或多個輸出設備1016、一個或多個網絡接口設備1018、或者一個或多個顯示器控制器1020。(諸)輸入設備1014可包括任何類型的輸入設備，包括但不限于輸入鍵、開關、語音處理器等。(諸)輸出設備1016可包括任何類型的輸出設備，包括但不限于音頻、視頻、其他視覺指示器等。(諸)網絡接口設備1018可以是配置成允許往來于網絡1022的數據交換的任何設備。網絡1022可以是任何類型的網絡，包括但不限于：有線或無線網絡、私有或公共網絡、局域網(lan)、廣域網(wlan)、以及因特網。(諸)網絡接口設備1018可被配置成支持所期望的任何類型的通信協議。存儲器系統1012可包括一個或多個存儲器單元1024(1)-1024(n)。

(諸)cpu1002還可被配置成在系統總線1008上訪問(諸)顯示器控制器1020以控制發送給一個或多個顯示器1026的信息。(諸)顯示器控制器1020經由一個或多個視頻處理器1028向(諸)顯示器1026發送要顯示的信息，視頻處理器128將要顯示的信息處理成適于(諸)顯示器1026的格式。(諸)顯示器1026可包括任何類型的顯示器，包括但不限于：陰極射線管(crt)、液晶顯示器(lcd)、等離子顯示器等。

本領域技術人員將進一步領會，結合本文所公開的諸方面描述的各種解說性邏輯塊、模塊、電路和算法可被實現為電子硬件、存儲在存儲器中或另一計算機可讀介質中并由處理器或其它處理設備執行的指令、或這兩者的組合。作為示例，本文描述的主設備和從設備可用在任何電路、硬件組件、集成電路(ic)、或ic芯片中。本文所公開的存儲器可以是任何類型和大小的存儲器，且可配置成存儲所需的任何類型的信息。為清楚地解說這種可互換性，各種解說性組件、框、模塊、電路和步驟在上文已經以其功能性的形式一般性地作了描述。此類功能性如何被實現取決于具體應用、設計選擇、和/或加諸于整體系統上的設計約束。技術人員可針對每種特定應用以不同方式來實現所描述的功能性，但此類實現決策不應被解讀為致使脫離本公開的范圍。

結合本文中公開的諸方面描述的各種解說性邏輯塊、模塊、以及電路可用設計成執行本文中描述的功能的處理器、數字信號處理器(dsp)、專用集成電路(asic)、現場可編程門陣列(fpga)或其他可編程邏輯器件、分立的門或晶體管邏輯、分立的硬件組件、或其任何組合來實現或執行。處理器可以是微處理器，但在替換方案中，處理器可以是任何常規處理器、控制器、微控制器或狀態機。處理器還可以被實現為計算設備的組合，例如dsp與微處理器的組合、多個微處理器、與dsp核心協同的一個或多個微處理器、或任何其它此類配置。

本文所公開的諸方面可被實施在硬件和存儲在硬件中的指令中，并且可駐留在例如隨機存取存儲器(ram)、閃存、只讀存儲器(rom)、電可編程rom(eprom)、電可擦可編程rom(eeprom)、寄存器、硬盤、可移動盤、cd-rom、或本領域中所知的任何其它形式的計算機可讀介質中。示例性存儲介質被耦合至處理器，以使得處理器能從/向該存儲介質讀取/寫入信息。在替換方案中，存儲介質可以被整合到處理器。處理器和存儲介質可駐留在asic中。asic可駐留在遠程站中。在替換方案中，處理器和存儲介質可作為分立組件駐留在遠程站、基站或服務器中。

還注意到，本文任何示例性方面中描述的操作步驟是為了提供示例和討論而被描述的。所描述的操作可按除了所解說的順序之外的眾多不同順序來執行。此外，在單個操作步驟中描述的操作實際上可在多個不同步驟中執行。另外，示例性方面中討論的一個或多個操作步驟可被組合。將理解，如對本領域技術人員顯而易見地，在流程圖中解說的操作步驟可進行眾多不同的修改。本領域技術人員還將理解，可使用各種不同技術和技藝中的任何一種來表示信息和信號。例如，貫穿上面說明始終可能被述及的數據、指令、命令、信息、信號、比特、碼元和碼片可由電壓、電流、電磁波、磁場或磁粒子、光場或光粒子、或其任何組合來表示。

提供對本公開的先前描述是為使得本領域任何技術人員皆能夠制作或使用本公開。對本公開的各種修改對本領域技術人員而言將容易是顯而易見的，并且本文中所定義的普適原理可被應用到其他變型而不會脫離本公開的精神或范圍。由此，本公開并非旨在被限定于本文中所描述的示例和設計，而是應被授予與本文中所公開的原理和新穎特征一致的最廣義的范圍。