具有非一致接口拓撲的源同步數據傳輸的制作方法

相關申請

本申請要求于2014年6月12日提交的專利申請序列號14/302,806的權益，該申請通過引用整體納入于此。

技術領域

本申請涉及非一致接口上的源同步數據傳送和接收。

技術背景

在源同步系統中，數據源端點通過數據信道向數據阱端點發送數據。另外，數據源端點在數據選通信道上向數據阱端點傳送數據選通(例如，時鐘信號)。數據阱使用時鐘來鎖存或寄存接收到的數據。與使用用于轉移數據的系統時鐘相比，源同步系統通常實現高得多的數據率。在單數據率源同步系統中，數據在數據阱處被鎖存在僅一個時鐘邊沿(諸如上升沿)上。但是在雙數據率(DDR)源同步系統中，數據被鎖存在上升沿和下降沿兩者上。在相同數據選通頻率處，DDR數據傳輸由此是單數據率傳輸的兩倍那樣快。

由于該速度優點，雙數據率信令標準(諸如LPDDR4(低功率雙數據率4))對數據的讀取和寫入是相當受歡迎的。例如，微處理器可通過傳送DDR數據選通和數據信號兩者來向存儲器(諸如動態隨機存取存儲器(DRAM))寫入。數據選通和數據信號常規地被承載在平衡路徑上。不僅數據選通和數據的片上/片下路由是匹配的，而且路徑內的電路系統(諸如驅動器和端接)也是匹配的。

圖1中示出了包括數據源端點101(諸如SOC)和數據阱端點102(諸如動態隨機存取存儲器)的示例源同步系統10。系統10是雙數據率系統以使得數據源101傳送在真實數據選通信道(DQST)上向數據阱102傳播的真實數據選通以及通過數據選通補充信道(DQSC)向數據阱102傳播的補充數據選通兩者。相應的數據信號在數據信道(DQ)上傳播。數據信道以及真實和補充數據選通信道的電子長度使得它們可被當作具有特性阻抗的傳輸線。為了防止這些傳輸線上的反射，數據接收機102包括管芯上端接，這些管芯上端接各自具有與相應的傳輸線的特性阻抗相匹配的阻抗。具體而言，DQST選通信道在端接100中結束，DQSC選通信道在端接105中結束，而DQ選通信道在端接110中結束。DQSC、DQST和DQ信道常規地全部具有相同的特性阻抗和電子長度。就此而言，端接100、105和110全部具有相應的匹配電阻器R與電容器C并聯，其使端接阻抗與它們的相應信道的特性阻抗相匹配。為了進一步匹配信道，真實數據選通驅動器115、補充數據選通驅動器120以及數據驅動器125全部是包括由PMOS晶體管P1和NMOS晶體管M1形成的反相器的匹配單端驅動器。

系統10在較低數據率處良好地工作。但是隨著數據率增大，功耗上升且信道的匹配變得更成問題。相應地，在本領域中需要改進的源同步系統架構。

概述

提供了具有至數據選通信道和數據信道的非一致接口的源同步系統。該源同步系統包括數據源端點和數據阱端點兩者。至少一個數據選通信道耦合在數據源端點與數據阱端點之間。類似地，至少一個數據信道耦合在數據源端點與數據阱端點之間。

對于數據源端點，非一致接口涉及用于驅動數據選通信道的數據選通驅動器與用于驅動數據信道的數據驅動器之間的失配。在一個實施例中，數據選通驅動器可包括差分驅動器，而數據驅動器可包括單端驅動器。

數據阱端點中的非一致接口涉及數據選通信道與數據信道的端接之間的失配。在一個實施例中，數據選通端接可以是與用于數據選通信道的電阻性阻抗不匹配的電容性端接。相反，數據信道端接可各自包括與用于數據信道的電阻性阻抗相匹配的電阻性端接。

非一致接口是相當有利的。例如，通過使用用于數據選通信道的管芯上電容性端接節省了顯著的功率。相反，管芯上數據電阻性信道端接與數據信道的阻抗相匹配。數據信號由此不被反射，然而功率通過消除匹配用于數據選通信道的電阻性端接來節省。另外，通過使用差分驅動器來產生真實和補充數據選通信道的較大的數據眼。可通過以下詳細描述更好地領會這些以及其他有利特征。

附圖簡述

圖1是常規源同步系統的電路圖。

圖2是其中數據阱端點包括數據選通信道和數據信道的失配端接的源同步系統的電路圖。

圖3是其中數據源端點包括用于數據選通信道的差分驅動器和用于數據信道的單端驅動器的源同步系統的電路圖。

圖4是其中數據源端點包括用于數據選通信道的差分驅動器和用于數據信道的單端驅動器并且其中數據阱端點包括數據選通信道和數據信道的失配端接的源同步系統的電路圖。

圖5解說了包括圖3的差分驅動器的替換實施例的源同步系統。

圖6解說了用于數據選通驅動器和數據信道驅動器的分開的接地和電源網絡。

圖7是具有失配的數據選通和數據信道端接的源同步數據阱端點的操作的示例方法的流程圖。

所公開的源同步端點的各實施例及其優勢通過參考以下詳細描述而被最好地理解。應當領會，在一個或多個附圖中所解說的相同的參考標記被用來標識相同的元件。

詳細描述

提供了關于耦合在數據源端點與數據阱端點之間的數據選通信道和數據信道具有非一致接口的源同步系統。對于數據源端點，非一致接口可涉及用于數據選通信道和用于數據信道的驅動器。例如，數據選通驅動器可以是差分數據選通驅動器，而數據驅動器可以是單端驅動器。各驅動器之間的另一非一致性可涉及它們的電源網絡。用于數據選通驅動器的電源和接地網絡可獨立于用于數據驅動器的電源網絡。

在信道中，非一致性可包括對數據選通信道使用與用于數據信道的金屬層不同的金屬層。在數據阱端點中，非一致性可涉及用于數據選通信道和數據信道的管芯上端接。數據信道在數據阱中的相應的管芯上電阻性端接中結束，該管芯上電阻性端接具有如常規實踐那樣與數據信道的電阻性特性阻抗相匹配的阻抗。該電阻性特性阻抗取決于數據信道設計。例如，它取決于給定實現的特定需求可以為50Ω或120Ω等等。相反，數據選通信道(或單數據率實施例中的信道)在相應的電容性端接中結束，該電容性端接具有與數據選通信道的電阻性特性阻抗不匹配的阻抗。通過消除常規地用于數據選通信道的電阻性端接，實現了顯著的功率節省，因為電阻性端接具有與它們相關聯的歐姆損耗。

圖2中示出了示例源同步系統200。數據源端點201(諸如SOC或其他合適的集成電路)與關于圖1的數據源101所討論的類似地操作，因為數據源201包括與數據驅動器125匹配的單端數據選通驅動器115和120。每個單端驅動器包括由PMOS晶體管P1與NMOS晶體管M1串聯來形成的反相器。數據選通驅動器115驅動數據選通真實信道(DQST)。類似地，數據選通驅動器120驅動數據選通補充信道(DQSC)。另外，數據驅動器125驅動數據(DQ)信道。在一些實施例中，DQ信道承載單個二進制數據信號。在其他實施例中，DQ信道可以是如在多導線編碼中使用的一系列此類信道中的一部分。在又其他實施例中，DQ信道上的數據傳輸可以是多電平的而不僅僅是二進制。

數據阱202(諸如動態隨機存取存儲器(DRAM)集成電路)接收真實數據選通信道DQST和補充數據選通信道DQSC以及數據信道DQ。數據信道DQ在(諸如通過使用端接電阻器R與端接電容器C并聯形成的)管芯上電阻性端接110中結束。電阻性端接110被配置成具有與數據信道DQ的電阻性阻抗相匹配的電阻性阻抗。此類電阻性阻抗的典型值為50至60，但是將領會該電阻在替換實施例中可以比這些值更高或更低。由于該匹配，在數據信號在數據信道DQ上從數據源端點201至數據阱端點202的傳播中不存在不期望的反射。

相反，DQST信道在由電容器C形成的管芯上電容性端接203中結束以使得電容性端接203的阻抗與DQST信道的電阻性阻抗不匹配。類似地，DQSC信道在由電容器C形成的管芯上電容性端接205中結束。如同DQ信道那樣，DQST和DQSC信道的典型阻抗可以為50至60Ω，盡管替換實施例可具有更高或更低的電阻。由于該不匹配，由此將分別在電容性端接203和205處存在真實和補充數據選通的反射。但是注意到，真實和補充數據選通是常規的重復信號。它們的反射由此也將是非隨機的并且可被訓練出來。例如，數據源端點201可包括可與數據信號相比來調整真實數據選通與補充數據選通之間的可變延遲的可變延遲電路250。在訓練階段期間，數據源端點201可在DQ數據信道上向電阻性端接110發送訓練向量。數據阱端點202包括一對寄存器230和235，該對寄存器230和235使它們的數據輸入耦合至電阻性端接110。寄存器230由電容性端接203處接收到的真實數據選通進行時鐘控制。類似地，寄存器235由電容性端接205處接收到的補充數據選通進行時鐘控制。通過改變通過可變延遲電路250的延遲，數據源端點201可獲得在寄存器230和235中接收到的訓練序列的最大數據眼。將領會，源同步系統200被示為具有僅一個位寬數據信道DQ和相應的寄存器230和235是為了解說清楚起見，因為多個數據信道和相應的寄存器可被用于與真實和補充數據選通同步的位寬數據字的接收。此外，本文所公開的非一致接口不限于二進制數據的傳輸。還可以使用與關于源同步系統200所示的類似地端接的數據信道來實現多電平數據傳輸。

關于訓練向量的傳輸，將領會，低功率雙數據率4(LPDDR4)標準還教導了與數據信道相比來使用數據選通的可變延遲(注意到，在本文所公開的實施例中可延遲數據而不是數據選通)。在LPDDR4標準中，數據阱端點中接收到的數據選通被緩沖，而接收到的數據不被緩沖。由此在LPDDR4數據阱端點中存在接收到的數據選通與接收到的數據之間的定時失配。由于該顯式失配，數據選通在數據鎖存處相對于數據信號斜偏200ps至800ps。為了計及此斜偏，LPDDR4包括其中數據源將訓練向量作為數據字來發送的周期性訓練會話。以此方式，該斜偏被訓練出來并被計及。但就像先前所討論的常規系統一樣，在LPDDR4系統中管芯上端接和驅動器是匹配的。所公開的具有非一致接口的源同步利用LPDDR4標準中所允許的顯式失配來實現巨大的功率節省和更穩健的數據選通生成。

關于數據信道和數據選通信道的非一致接口可被擴展到數據源端點201中的驅動器。圖3中示出了源同步系統300的示例實施例。數據源端點301驅動與如關于圖2的系統200所討論的類似的DQST、DQSC和DQ信道。另外，數據阱端點102包括如關于圖1的系統10所討論的匹配的電阻性端接100、105和110。類似地，數據源端點301中的單端數據驅動器125與如關于系統10所討論的類似地驅動數據信道DQ。但是匹配的單端驅動器不被用于驅動DQST和DQSC數據選通信道。代替地，差分驅動器320驅動真實和補充數據選通信道。具體而言，一對NMOS晶體管M1和M2響應于施加到晶體管M1和M2的柵極的差分輸入電壓而引導來自電流源325的偏置電流。晶體管M1的漏極耦合至數據選通補充信道DQSC的輸入。類似地，晶體管M2的漏極耦合至數據選通真實信道DQST的輸入。晶體管M1和M2的漏極還分別通過電阻器R1和R2耦合至電源節點。晶體管M1和M2的漏極可通過耦合電阻器R3耦合在一起。與單端驅動器的使用相比，差分驅動器320在電阻性端接100和105處產生接收到的真實與補充數據選通之間的更大的眼。

在又一替換實施例中，驅動器和端接兩者可能是失配的。圖4中示出了示例源同步系統400。系統400將關于系統300所討論的數據源端點301與關于系統200所討論的數據阱端點202組合。為了解說清楚起見，在圖4中未示出寄存器230和235。

可形成具有失配的驅動器和/或端接的眾多替換的實施例。例如，圖5中所示的源同步系統500包括如關于系統300所討論的數據阱端點102。數據源端點505還包括用于驅動如關于系統300所討論的用于驅動數據信道DQ的單端驅動器125。數據源端點505中的差分驅動器510驅動真實和補充數據選通信道DQST和DQSC。與圖3的差分驅動器320形成對比，圖5中所示的差分驅動器510包括PMOS晶體管差分對P2和P3，該PMOS晶體管差分對P2和P3使其漏極分別通過電阻器R1和R2耦合至地。晶體管P2和P3響應于施加到它們的柵極的差分輸入電壓而引導來自耦合至它們的源極的電流源515的偏置電流。晶體管P2的漏極耦合至DQST數據選通信道的輸入。類似地，晶體管P3的漏極耦合至DQSC數據選通信道的輸入。在其他實施例中，真實和補充數據選通信道DQST和DQSC的電容性端接可通過弱上拉電阻器耦合至電源電壓和/或通過耦合電阻器耦合在一起(這些電阻器不將電容性端接與數據選通信道的電阻性阻抗進行匹配)。

再次參照其中數據阱端點包括DRAM集成電路的實施例，將領會，數據源端點常規地在相應的時鐘信道上向DRAM端點傳送時鐘。本文所公開的DRAM端點可包括與如關于數據選通信道DQST和DQSC所討論的電容性端接203和205類似的用于時鐘信道的管芯上電容性端接。用于時鐘信道的此類電容性端點節省了附加功率并增大了數據阱端點處的接收到的時鐘的眼。

注意，數據選通驅動器僅可與數據驅動器失配，但是對這些驅動器供電的電源網絡可從用于數據驅動器的電源網絡切分。圖6中示出了包括多個數據驅動器605的示例數據源端點600，該多個數據驅動器605全部由提供相對于地VSS的電源電壓VDD的電源節點610供電。獨立的電源節點615提供了電源電壓VDD1以用于對驅動DQST和DQSC數據選通信道的數據選通驅動器供電。以此方式，數據選通驅動器與數據驅動器605的隨機切換模式隔離。另外，注意到，數據選通信道DQST和DQSC以及數據信道DQ通常使用電路板或其他合適的傳播介質上的圖案化金屬層來形成。分開的金屬層可被用于數據選通信道以進一步將數據選通與數據傳輸的隨機特性隔離。

現在將討論圖7中所示的用于具有非一致接口的源同步系統的操作的示例方法的流程圖。第一動作700包括在電容性端接處接收在數據選通信道上傳送的數據選通。以上關于電容性端接203和205處的接收討論了此類動作的示例。該方法進一步包括在電阻性端接處接收在數據信道上傳送的數據信號的動作705。以上所討論的電阻性端接110和115處的數據接收是動作705的示例。最后，該方法包括響應于接收到的數據選通而寄存數據信號的動作710。以上關于寄存器230和235討論了此類動作的示例。

如本領域普通技術人員至此將領會的并取決于手頭的具體應用，可以在本公開的設備的材料、裝置、配置和使用方法上做出許多修改、替換和變動而不會脫離本公開的精神和范圍。有鑒于此，本公開的范圍不應當被限定于本文所解說和描述的特定實施例(因為其僅是作為本公開的一些示例)，而應當與所附權利要求及其功能等同方案完全相當。