具有非易失性存儲器單元與參考單元的集成電路的制作方法

本發明是有關于一種具有阻抗存儲器單元(例如相變形存儲器)的非易失性存儲器。
背景技術：
：阻抗存儲器單元(例如相變形存儲器)的問題在于阻抗漂移(ResistanceDrift)。發生阻抗漂移時，自從最后一次編程操作后所經過的時間將會導致存儲器單元的存儲值會持續變化。圖1顯示具有固定參考臨界值的阻抗漂移的一例。參考臨界值包括第一參考11，第二參考13與第三參考15。參考臨界值定義阻抗窗口的外圍邊界，也定義代表存儲器單元的不同數據存儲值的阻抗范圍。因為阻抗漂移的關系，存儲各個數據值的可接受阻抗范圍的阻抗窗口隨著時間過去而變窄。如果不解決的話，數據值的阻抗窗口將愈加窄化至不可接受，甚至完全消失，某些存儲器單元所存儲的阻抗值可能漂移至這些存儲器單元原本所存的數據值所相關的阻抗范圍的外部。例如，在圖1中，阻抗值R2與R3隨著時期經過而漂移至不同阻抗范圍。在編程時，阻抗值R2會介于第一參考11與第二參考13之間。在編程時，阻抗值R3原本介于第二參考13與第三參考15之間，但因為阻抗漂移的關系，阻抗值R3變得高于第三參考15。在此情況下，因為阻抗值R2與R3被阻抗漂移所影響，存儲阻抗值R2與R3的存儲器單元所存儲的阻抗值將會代表不同的數據值，不同于初始編程阻抗值所代表的初始數據值。解決阻抗漂移的方法之一是對阻抗范圍之間的臨界值進行多次的更新。在此方法中，因為存儲器單元的阻抗值隨著時間而漂移，臨界值也不自然地隨時間而改變。此方法非常倚賴正確的阻抗漂移模型，其可能會偏離于部分(如果為數不多的話)存儲器單元的實際阻抗漂移。隨著時期經過，阻抗漂移模型與實際阻抗漂移之間的差異變得更嚴重。例如，圖2顯示阻抗漂移所具的參考臨界值隨著時間而調整。參考臨 界值包括第一參考17，第二參考19與第三參考21。當然，參考臨界值定義阻抗窗口的外圍邊界，其定義代表不同數據存儲值的阻抗范圍。然而，在試著補償阻抗值的阻抗漂移時，參考臨界值受到多次更新。理想上，更新后參考臨界值將導致阻抗值能位于正確阻抗范圍內，而沒有阻抗漂移。然而，由于對模型的重度依靠將導致錯誤，且阻抗漂移模型與實際阻抗漂移之間的差異變得更嚴重。因此，需要能解決阻抗漂移，以正確反映存儲器單元的阻抗值。也需要能解決阻抗漂移，其正確度不隨著存儲器裝置的生命周期而變差。技術實現要素：本發明中，對非易失性存儲器單元與參考單元進行更新以解決阻抗漂移。不同的方法包括，在編程操作時進行更新，以及在編程操作之后，如果滿足條件時進行更新。根據本發明一實施例，提出一種集成電路，包括：一第一存儲器單元，具有一第一阻抗；一感應放大器電路，包括一第一參考單元，具有一第一參考阻抗；一存儲器，存儲該第一參考單元的一更新狀態；以及一控制電路。感應放大器電路相比該第一存儲器單元的該第一阻抗與該第一參考單元的該第一參考阻抗，以比較該第一阻抗與該第一參考阻抗。該控制電路可響應于對該第一存儲器單元的編程指令。編程該第一存儲器單元后，該控制電路更新存于該存儲器內的該更新狀態以表示，一條件滿足后，該第一存儲器單元的該第一阻抗與該第一參考單元的該第一參考阻抗被更新。在不同實施例中，該條件是下列其中之一：一經過周期；該控制電路接收到該集成電路的一電源關閉所造成的一信號；或，該控制電路接收到提供電源至該集成電路的一備用電源所發出的一信號。在本發明一實施例中，該條件滿足后，該控制電路更新該第一存儲器單元的該第一阻抗與該第一參考單元的該第一參考阻抗，并更新存于該存儲器內的該更新狀態以表示，該第一存儲器單元的該第一阻抗與該第一參考單元的該第一參考阻抗已被更新。在本發明一實施例中，該第一存儲器單元與該第一參考單元共享相同單元架構。例如，在一實施例中，該第一存儲器單元與該第一參考單元皆 為相變單元，該第一存儲器單元與該第一參考單元可為香菇形，橋形，貫孔主動與孔形。在本發明一實施例中，該第一存儲器單元與該第一參考單元共享相同可編程阻抗材質。范例包括相變材質，金屬氧化材質，旋轉移力矩材質，導電橋材質，磁性材質與磁阻材質。在本發明一實施例中，該第一阻抗存儲多個位，該第一參考單元屬于存儲不同參考阻抗的多個參考單元之一，該感應放大器電路將該第一阻抗相比于該些不同參考阻抗，以決定該第一阻抗所代表的該些位，且該條件滿足后，該些參考單元被更新。根據本發明另一實施例，集成電路包括：一第一存儲器單元，具有一第一阻抗；一感應放大器電路，包括一第一參考單元，具有一第一參考阻抗；以及一控制電路。感應放大器電路相比該第一存儲器單元的該第一阻抗與該第一參考單元的該第一參考阻抗，以比較該第一阻抗與該第一參考阻抗。該控制電路可響應于對該第一存儲器單元的編程指令，以編程該第一存儲器單元與該第一參考單元。在本發明一實施例中，該第一存儲器單元與該第一參考單元共享相同單元架構。例如，在一實施例中，該第一存儲器單元與該第一參考單元皆為相變單元，該第一存儲器單元與該第一參考單元可為香菇形，橋形，貫孔主動與孔形。在本發明一實施例中，該第一存儲器單元與該第一參考單元共享相同可編程阻抗材質。范例包括相變材質，金屬氧化材質，旋轉移力矩材質，導電橋材質，磁性材質與磁阻材質。在本發明一實施例中，該第一阻抗存儲多個位，該第一參考單元屬于存儲不同參考阻抗的多個參考單元之一，該感應放大器電路將該第一阻抗比較于該些不同參考阻抗，以決定該第一阻抗所代表的該些位，且接收該第一存儲器單元的編程指令后，該控制電路編程該第一存儲器單元。在本發明一實施例中，集成電路包括：一存儲器單元陣列，包括具有多個阻抗的多個存儲器單元群組；多個感應放大器，包括具有多個參考阻抗的多個參考單元組，以及一控制電路。該些感應放大器相比存于該存儲器單元陣列內的該些阻抗與參考阻抗，以決定相對于該些參考阻抗的該些阻抗的值。該些參考單元組的不同參考單元組通過該些感應放大器的一對應感應放大器而耦合至該些存儲器單元群組的不同存儲器單元群組。該控制電路，于編程該些存儲器單元群組的一第一存儲器單元群組內的一或多個存儲器單元后，將通過該對應感應放大器而耦合至該第一存儲器單元群組的該些參考單元組的一參考單元組編程。在本發明一實施例中，編程該第一存儲器單元群組內的該一或多個存儲器單元后，該控制電路也將該第一存儲器單元群組內的一或多個已編程存儲器單元進行編程。在本發明一實施例中，集成電路包括：一存儲器單元陣列，包括具有多個阻抗的多個存儲器單元群組；多個感應放大器，包括具有多個參考阻抗的多個參考單元組；一存儲器，存儲該些存儲器單元群組的多個更新狀態；以及一控制電路。該些感應放大器比較存于該存儲器單元陣列內的該些阻抗與參考阻抗，以決定相對于該些參考阻抗的該些阻抗的值。該些參考單元組的不同參考單元組通過該些感應放大器的一對應感應放大器而耦合至該些存儲器單元群組的不同存儲器單元群組。編程該些存儲器單元群組的一第一存儲器單元群組內的一或多個存儲器單元后，該控制電路更新存于該存儲器內的該些更新狀態之一，以表示，一條件滿足后，該第一存儲器單元群組的該些阻抗與該些參考單元組的該參考單元組的該些參考阻抗被更新，該些參考單元組的該參考單元組通過該對應感應放大器而電性耦合至該第一存儲器單元群組。在本發明一實施例中，該條件滿足后，該控制電路更新該第一存儲器單元群組的該些阻抗與該參考單元組的該些參考阻抗，并更新存于該存儲器的該些更新狀態，以表示，該第一存儲器單元群組的該些阻抗與該參考單元組的該些參考阻抗已被更新，該些參考單元組的該參考單元組通過該對應感應放大器而電性耦合至該第一存儲器單元群組。本發明一實施例提供一方法，包括：編程一第一存儲器單元以具有一第一阻抗；編程該第一存儲器單元后，更新存于一存儲器內的該第一存儲器單元的一更新狀態以表示，一條件滿足后，該第一存儲器單元的該第一阻抗與一第一參考單元的一第一參考阻抗被更新，其中，該第一存儲器單元與該第一參考單元通過感應放大器電路而彼此耦合。感應放大器電路相比該第一阻抗與該第一參考阻抗。本發明一實施例提供一方法，包括：編程一第一存儲器單元以具有一第一阻抗；編程該第一存儲器單元后，編程一第一參考單元以具有一第一參考阻抗，其中，該第一存儲器單元與該第一參考單元通過感應放大器電路而彼此耦合。感應放大器電路相比該第一阻抗與該第一參考阻抗。本發明一實施例提供一方法，包括：編程多個存儲器單元群組中的一第一存儲器單元群組內的一或多個存儲器單元，該一或多個存儲器單元具有各自的阻抗；編程該第一存儲器單元群組內的該一或多個存儲器單元后，編程多個參考單元組的一參考單元組以具有多個參考阻抗，該些參考單元組的不同參考單元組通過多個感應放大器的一對應感應放大器而電性耦合至該些存儲器單元群組的不同存儲器單元群組。感應放大器電路比較該些阻抗與該些參考阻抗。在另一實施例中，編程該第一存儲器單元群組內的該一或多個存儲器單元后，也將該第一存儲器單元群組內的一或多個已編程存儲器單元進行編程。本發明一實施例提供一方法，包括：編程多個存儲器單元群組中的一第一存儲器單元群組內的一或多個存儲器單元以具有各自的阻抗；編程該第一存儲器單元群組內的該一或多個存儲器單元后，更新存于一存儲器內的多個更新狀態之一，以表示，一條件滿足后，該第一存儲器單元群組的該些阻抗與多個參考單元組的一參考單元組的多個參考阻抗被更新，該參考單元組通過多個感應放大器的一對應感應放大器而電性耦合至該第一存儲器單元群組。為了對本發明的上述及其他方面有更好的了解，下文特舉實施例，并 配合所附附圖，作詳細說明如下：附圖說明圖1顯示具有固定參考臨界值的阻抗漂移的一例。圖2顯示阻抗漂移所具的參考臨界值隨著時間而調整。圖3顯示可更新阻抗存儲器單元與參考單元的系統方塊圖，包括更新狀態存儲器，其可存儲能代表存儲器單元與參考單元的更新狀態的標識。圖4顯示可更新阻抗存儲器單元與參考單元的系統方塊圖，其不需要存儲器來存儲標識。圖5與圖6顯示不同尺寸的存儲器單元群組，以NOR形型群組與DRAM型群組為對比。圖7顯示制造集成電路的流程，該集成電路可執行更新以解決阻抗漂移。圖8顯示制造集成電路的流程，該集成電路可執行更新以解決阻抗漂移。圖9顯示制造集成電路的流程，該集成電路可執行更新以解決阻抗漂移，其具有一群存儲器單元，選擇其中一存儲器單元以進行編程。圖10顯示制造集成電路的流程，該集成電路可執行更新以解決阻抗漂移，其具有代表存儲器單元與參考單元的更新狀態的存儲器標識。圖11顯示制造集成電路的流程，該集成電路可執行更新以解決阻抗漂移，其具有一群存儲器單元，選擇其中一存儲器單元以進行編程，且其具有代表存儲器單元與參考單元的更新狀態的存儲器標識。圖12至圖16顯示相變形晶胞的不同類別，可其當成存儲器單元與參考單元。圖12顯示香菇形晶胞(mushroom-type)的剖面圖，其可當成存儲器單元與參考單元。圖13顯示橋形(bridge-type)晶胞的剖面圖，其可當成存儲器單元與參考單元。圖14顯示貫孔主動(active-in-via)晶胞的剖面圖，其可當成存儲器單元與參考單元。圖15顯示孔形(poretype)晶胞的剖面圖，其可當成存儲器單元與參 考單元。圖16顯示金屬氧化物(metal-oxide)晶胞的剖面圖，其可當成存儲器單元與參考單元。圖17顯示包括存儲器單元與參考單元的集成電路的方塊圖。【符號說明】圖111：第一參考13：第二參考15：第三參考R1～R4：阻抗值圖217：第一參考19：第二參考21：第三參考圖3101：集成電路120～130：第一群組至第N群組121：第一存儲器單元群組122：第一Y譯碼器124：第一感應放大器126：第一參考單元128：第一X譯碼器131：第N存儲器單元群組132：第NY譯碼器134：第N感應放大器136：第N參考單元138：第NX譯碼器150：存儲器單元群組譯碼器171：控制電路180：存儲器圖4102：集成電路120～130：第一群組至第N群組121：第一存儲器單元群組122：第一Y譯碼器124：第一感應放大器126：第一參考單元128：第一X譯碼器131：第N存儲器單元群組132：第NY譯碼器134：第N感應放大器136：第N參考單元138：第NX譯碼器150：存儲器單元群組譯碼器172：控制電路圖5220：群組221：第一NOR型存儲器單元群組222：第一Y譯碼器224：第一感應放大器226：第一參考單元228：第一X譯碼器圖6320：群組321：第一DRAM型存儲器單元群組322：第一Y譯碼器324：第一感應放大器326：第一參考單元328：第一X譯碼器圖7402-406：步驟圖8502-506：步驟圖9602-606：步驟圖10502-518：步驟圖11602-618：步驟圖1210：單元12：頂電極14：底電極16：絕緣壁18：相變材質20：接點22：存取裝置24：主動區36：絕緣介電材質圖1318：相變材質22：存取裝置28：單元30：介電間隔壁32、34：第一與第二電極36：絕緣介電材質38：寬度24b、24c：相變材質26：相變區圖1418：相變材質22：存取裝置32與34：第一與第二電極36：絕緣介電材質40：單元42：頂表面44：底表面46：寬度圖1518：相變材質22：存取裝置32與34：第一與第二電極36：絕緣介電材質48：單元圖1650：單元52：線層54：底電極56：導電元件58：介電層59：存儲器元件60：金屬氧化物層62：頂電極64：金屬氧化物環圖17710：集成電路712：存儲器陣列714：字線譯碼器與驅動器716：字線718：頁緩沖器720：位線722：總線724：感應放大器與參考單元726：數據總線728：數據輸入線730：其余電路732：數據輸出線734：控制器736：偏壓電壓源與電流源740：相變存儲器芯片具體實施方式現將說明本發明結構實施例與方法。本發明并不受限于所揭露的實施例與方法，且本發明可利用其他特征，元件，方法與實施例等來實現。優選實施例用于描述本發明，但非用于限制其范圍，本發明范圍由權利要求所定義。本領域技術人員可根據后續描述而了解到本發明可有其他變形。不同實施例中，相似元件標示成相似參考符號。圖3顯示可更新阻抗存儲器單元與參考單元的系統方塊圖，包括更新狀態存儲器，其可存儲能代表存儲器單元與參考單元的更新狀態的標識。集成電路101包括N個群組，第一群組120至第N群組130。第一群組120包括第一存儲器單元群組121，第一Y譯碼器122，第一感應放大器124，第一參考單元126，與第一X譯碼器128。第N群組130包括第N存儲器單元群組131，第NY譯碼器132，第N感應放大器134，第N參考單元136，與第NX譯碼器138。其他群組可包括相似元件。在其他實施例中，多個群組可共享X譯碼器。第一存儲器單元群組121至第N存儲器單元群組131的各種單元架構與材質的例子將在后續附圖中描述。在進行存儲器操作時，例如，讀取，編程，抹除，對存儲器單元的選擇乃是由第一群組120的第一X譯碼器128與第一Y譯碼器122，以及第N群組130的第NX譯碼器138與第NY譯碼器132所完成。當進行讀取操作，或編程或抹除操作的驗證步驟時，第一感應放大器124將第一存儲器單元群組121的一被選存儲器單元比較于第一參考單元126。相似地，第N感應放大器134將第N存儲器單 元群組131的一被選存儲器單元比較于第N參考單元136。通過將存儲器單元比較于參考單元，感應放大器可決定相比于參考單元的存儲器單元的阻抗值。參考單元的數量可為存儲器單元所能存儲的可能數據值的總數，再減1。由參考單元所存儲的參考阻抗值區分了代表不同數據值的阻抗范圍。例如，具有2種可能數據值的基本的2階存儲器單元可相比于2-1＝1參考單元，該參考單元所存的參考阻抗能區分出代表2種不同數據值的2種阻抗范圍；而具有N種可能數據值的N階存儲器單元可相比于N-1參考單元，該N-1參考單元所存的N-1不同參考阻抗能區分出代表N種不同數據值的N種阻抗范圍。在這些例子中，通過將存儲器單元比較于參考單元，感應放大器可決定出，相比于N-1參考單元，存于存儲器單元內的阻抗值，以決定包含所存阻抗值的該N個阻抗范圍之一。在不同實施例中，彼此相關的存儲器單元群組的存儲器單元與參考單元的單元架構及/或材質是相同的。如果感應放大器可電性耦合存儲器單元與參考單元以進行比較并將存儲器單元與參考單元彼此去耦合的話，則存儲器單元與參考單元是彼此相關。比如，第一存儲器單元群組121的存儲器單元與第一參考單元126的參考單元通過第一感應放大器124而彼此相關；以及第N存儲器單元群組131的存儲器單元與第N參考單元136的參考單元通過第N感應放大器134而彼此相關。通過彼此分享單元架構及/或材質，存儲器單元的阻抗漂移與參考單元的阻抗漂移可彼此緊密連動。然而，如果不更新的話，存儲器單元與參考單元之間的阻抗漂移連動會隨著時間經過而變差。響應于控制電路171，存儲器單元群組譯碼器150從第一群組120至第N群組130中選出一個群組。存儲器180存儲第一群組120至第N群組130的更新狀態標識。當此群組中的一或多個存儲器單元被編程時，此群組的存儲器標識會被設定。群組的存儲器標識被設定代表著，滿足某些條件后，此群組中的編程存儲器單元與參考單元被更新，比如，時期經過，控制電路接收到集成電路的電源關閉信號，以及控制電路接收到提供電源至集成電路的備用電源所發出的信號。在更新群組中的編程存儲器單元與參考單元后，此群組的狀態 標識會被重置。控制電路171的流程可參考圖10與圖11。控制電路可進行更新或編程，如圖10與圖11所示。存儲器180的位置舉例如下。例如，存儲器180可為不同群組(第一群組120至第N群組130)的一部分，位于所顯示元件或額外元件之中。在其他實施例中，存儲器180的標識可代表，滿足某些條件后，不同大小群組的編程存儲器單元與不同大小群組的參考單元被更新，比如，時期經過，控制電路接收到集成電路的電源關閉信號，以及控制電路接收到提供電源至集成電路的備用電源所發出的信號。例如，不同于被編程單元屬于整個存儲器單元群組(例如第一存儲器單元群組121或第N存儲器單元群組131)，存儲器單元群組可分割成較小的子群組，不同子群組由存儲器180中的不同標識所代表。在另一例中，存有不重要數據的存儲器群組的一部分可不被存儲器180的標識所代表。圖4顯示可更新阻抗存儲器單元與參考單元的系統方塊圖，其不需要存儲器來存儲標識。圖4與圖3中有大部分元件相同，例如，第一存儲器單元群組121至第N存儲器單元群組131，以及存儲器單元群組譯碼器150。然而，在圖4的集成電路102中，不需要能存儲更新狀態標識的存儲器180。相比于圖3之例，圖4之例有更頻繁的更新。然而，并不影體周期持久性(cyclingendurance)，在例如是閃存中，區塊抹除的執行早于編程。在某些實施例中，參考單元的周期持久性等于存儲器單元的周期持久性。周期持久性代表此單元的生命周期中的可允許編程與抹除周期。在另一例中，則不需要存儲器180，因為條件滿足后，例如，周期經過，控制電路接收到集成電路的電源關閉信號，以及控制電路接收到提供電源至集成電路的備用電源所發出的信號等，所有群組都會被更新。另一方面，條件滿足后，并非所有群組都被更新，而是這些群組的既定子集合會被更新。在另一實施例中，條件滿足后，各群組的既定子群組會被更新。在更一實施例中，條件滿足后，這些群組的既定子集合的既定子群組會被更新。這些變化的共同點在于，因為已事先決定好被更新的部分，不需要存儲器180來追蹤，自從上次更新后，存儲器單元已被編程的存儲器單元群組。控制電路172的流程可參考圖8與圖9。控制電路可執行更新或編程，如圖8與圖9所示。另外，控制電路172的功能相似于圖3的控制電路171。圖5與圖6顯示不同尺寸的存儲器單元群組，以NOR型群組與DRAM型群組為對比。圖5與圖6的例子可應用于圖3或圖4中的集成電路。圖5顯示群組220，包括第一NOR型存儲器單元群組221，第一Y譯碼器222，第一感應放大器224，第一參考單元226與第一X譯碼器228。圖6顯示群組320，包括第一DRAM型存儲器單元群組321，第一Y譯碼器322，第一感應放大器324，第一參考單元326與第一X譯碼器328。在X方向與Y方向上，第一DRAM型存儲器單元群組321小于第一NOR型存儲器單元群組221。字線從X譯碼器延伸出，沿著Y譯碼器的長度方向；而位線從Y譯碼器延伸出，沿著X譯碼器的長度方向。故而，X方向大小代表位線長度，而Y方向大小代表字線長度。第一DRAM型存儲器單元群組321具有較短的位線與較短的字線，而第一NOR型存儲器單元群組221具有較長的位線與較長的字線。為了達到高讀取與寫入性能，第一DRAM型存儲器單元群組321優于第一NOR型存儲器單元群組221。第一DRAM型存儲器單元群組321的存儲器容量小于第一NOR型存儲器單元群組221。為達相同的總單元容量，DRAM型存儲器單元群組的數量要多于NOR型存儲器單元群組的數量。較多的DRAM型存儲器單元群組的數量會伴隨著較高的成本，例如，更多的感應放大器，更多的不連續參考單元群組，與對不同群組的更多繞線。即便是DRAM型存儲器單元群組的存儲器容量相同于NOR型存儲器單元群組的存儲器容量，DRAM型存儲器單元群組的聚合尺寸大于NOR型存儲器單元群組的聚合尺寸。本發明另一變化則可合并DRAM型存儲器與NOR型存儲器的性能，通過在不同的X方向尺寸與Y方向尺寸上包括多個存儲器單元群組。在此實施例中，較小尺寸的存儲器單元群組可提供較好的存儲器性能，但較大尺寸的存儲器單元群組可增加總存儲器容量。在某些實施例中，阻抗漂移可由下列等式來表示：R(t)=R0(tt0)γ]]>γ=Δlog(R)Δlog(t)]]>在第一等式中，阻抗漂移時期的結束時間后的阻抗等于初始阻抗乘上分數。此分數是結束時間比上初始時間的比值。分數是γ(漂移系數)的指數。在第二等式中，γ(漂移系數)等于分數。分子是2個對數之差：結束阻抗的對數與初始阻抗的對數。分母是2個對數之差：結束時間的對數與初始時間的對數。底下的表格顯示因為阻抗漂移所導致的阻抗窗口的減少的計算，分別顯示從編程后經過1小時，與從編程后經過24小時。在經過這些時間后，可對編程存儲器單元與參考單元進行更新。在更新后，阻抗漂移過程重新開始。下表之例是利用這兩個阻抗漂移等式而得。存儲器單元存儲阻抗值R1，R2與R3分別于不同阻抗范圍。不同阻抗范圍由不同參考阻抗150K歐姆，300K歐姆與530K歐姆所區隔出。初始時間t0是5秒。初始阻抗R0經歷阻抗漂移，3600秒(1小時)與86400秒(24小時)，至結束阻抗。漂移系數γ是0.01。阻抗窗口是參考阻抗與結束阻抗的差異。在下表中，于24小時中，最小阻抗窗口下降至約62K歐姆，在更新之前。R(kΩ)R0(kΩ)t(秒)Ref(kΩ)阻抗窗口(kΩ)R185.4404180360015064.5595923288.19936808640015061.80064191R2213.601200360030086.39898079220.49842008640030079.50160477R3405.84193803600530124.1580635418.94738086400530111.0530491下表之例是利用這兩個阻抗漂移等式而得。存儲器單元存儲阻抗值R1，R2與R3分別于不同阻抗范圍。不同阻抗范圍由不同參考阻抗150K歐姆，300K歐姆與530K歐姆所區隔出。初始時間t0是5秒。初始阻抗 R0經歷阻抗漂移，3600秒(1小時)與86400秒(24小時)，至結束阻抗。漂移系數γ是0.03。阻抗窗口是參考阻抗與結束阻抗的差異。在下表中，于24小時中，最小阻抗窗口下降至約21K歐姆，在更新之前。R(kΩ)R0(kΩ)t(秒)Ref(kΩ)阻抗窗口(kΩ)R197.4563180360015052.54369039107.2053808640015042.79468947R2243.6408200360030056.35922597268.01332008640030031.98672367R3462.9175380360053067.08252934509.22523808640053020.77477498在上表中，上例的24小時的更新時期相當于對生命周期為10年的存儲器單元與參考單元進行更新存儲器單元與參考單元約3600次。可選擇更新時期長于或短于24小時，或者是長于或短于1小時。可根據設計與制造變量，來選擇參考阻抗的不同數量與值，初始阻抗的不同數量與值，及不同γ值。圖7顯示制造集成電路的流程，該集成電路可執行更新以解決阻抗漂移。在步驟402，依上例的表格來將阻抗漂移模型化或測量。在步驟404，找出最小阻抗窗口。如果此最小阻抗窗口是不可接受的，則減少時期以降低阻抗漂移的量，直到最小阻抗窗口成為可接受為止。另外，如果最小阻抗窗口是可接受的，則可增加時期以增加阻抗漂移的量，使得更新頻率降低但維持可接受的最小阻抗窗口。在步驟406，可將具有適當更新時期的集成電路送交制造(tapeout)。另一方面，在制造出集成電路后，將適當更新時期編程至集成電路上。此流程可縮短成步驟的子集合或子組合。圖8-圖11顯示進行更新的流程例子。在這些流程例子中，更新代表編程例子，其接續在對式化指令中所指定晶胞成功編程之后。更新可包括在此編程之前的抹除或區塊抹除。圖8顯示制造集成電路的流程，該集成電路可執行更新以解決阻抗漂 移。在步驟502中，接收編程指令以對存儲器單元進行編程。在步驟504中，響應于此編程指令，對存儲器單元進行編程。在步驟506中，更新對應于此編程后存儲器單元的參考單元。通過更新參考單元，更新后參考單元之后續阻抗漂移可追蹤響應于此編程指令而被編程的存儲器單元。此流程可執行于如圖4的集成電路。編程存儲器單元可位于第一存儲器單元群組121至第N存儲器單元群組131的任一。參考單元可跟編程存儲器單元位于同一群組中。例如，響應于所接收的編程指令以對位于第一存儲器單元群組121內的存儲器單元進行編程，位于第一存儲器單元群組121內的存儲器單元被編程。為更新，第一參考單元126內的參考單元被編程。圖9顯示制造集成電路的流程，該集成電路可執行更新以解決阻抗漂移，其具有一群存儲器單元，選擇其中一存儲器單元以進行編程。在步驟602中，接收編程指令以對存儲器單元群組內的存儲器單元進行編程。在步驟604中，響應于此編程指令，對存儲器單元群組內的存儲器單元進行編程。在步驟606中，對多組其余晶胞進行更新。在更新中，更新對應于此編程后存儲器單元的參考單元。如圖8所示，通過更新參考單元，更新后參考單元之后續阻抗漂移可追蹤響應于此編程指令而被編程的存儲器單元。在另一種更新中，其余編程存儲器單元所存儲的其他阻抗也被更新。這些其余編程存儲器單元跟編程后存儲器單元屬于同一存儲器單元群組，且是先前已被編程。通過更新屬于同一存儲器單元群組的編程后存儲器單元的其余阻抗，其余編程存儲器單元之后續阻抗漂移可追蹤被此編程指令所編程的存儲器單元。此流程可執行于如圖4的集成電路，如圖8所討論般。例如，響應于所接收的編程指令以對位于第一存儲器單元群組121內的存儲器單元進行編程，位于第一存儲器單元群組121內的存儲器單元被編程。為更新，第一參考單元126內的參考單元被編程，且位于第一存儲器單元群組121內的其余已編程存儲器單元也被編程。圖10顯示制造集成電路的流程，該集成電路可執行更新以解決阻抗漂移，其具有代表存儲器單元與參考單元的更新狀態的存儲器標識。在步驟502中，接收編程指令以對存儲器單元進行編程。在步驟504中，響應于此編程指令，對存儲器單元進行編程。在步驟507中，對已編程的此存儲器單元設定其存儲器標識，以代表，條件滿足后，未來將要進行更新。因此，不同于圖8與圖9，此編程指令之后，未直接進行更新。通過延遲此更新，可減少更新例子。圖8與圖9可稱為多重更新，而圖10可將多重更新聚合成較少數的更新。然而，要維持代表此更新狀態的晶胞標識會是額外的成本。在步驟508中，決定更新條件是否滿足。條件滿足的例子是時期經過(步驟510)，控制電路接收到集成電路的電源關閉信號(步驟512)，以及控制電路接收到提供電源至集成電路的備用電源所發出的信號(步驟514)。如果條件未滿足，流程回至步驟502，以進行其他存儲器操作。當條件滿足時，流程接續至步驟516。步驟516中，響應于已編程存儲器單元的存儲器標識被設定，通過編程來更新此存儲器單元所存的阻抗。另外，通過編程來更新此存儲器單元的參考單元。如圖8與圖9所示，通過更新參考單元，更新后參考單元之后續阻抗漂移可追蹤響應于此編程指令而被編程的存儲器單元。然而，不同于圖8與圖9所示，此編程指令所選擇與編程的相同存儲器單元也被更新。相同存儲器單元也被更新以抵消時間延遲，時間延遲是指，介于當編程指令選擇與編程此存儲器單元的較早時間，以及當條件滿足后對參考單元更新的較晚時間，這兩者之間的時間延遲。除非相同存儲器單元也被更新，此時間延遲可造成相同存儲器單元與參考單元之間的不同阻抗漂移。在步驟518，存儲器180中的已設定存儲器標識被重置，且流程回至步驟502。此流程可執行于如圖3的集成電路。編程存儲器單元可位于第一存儲器單元群組121至第N存儲器單元群組131的任一。響應于所接收的編程指令以對位于第一存儲器單元群組121內的存儲器單元進行編程，位于第一存儲器單元群組121內的存儲器單元被編程。存儲器180中相關于第一存儲器單元群組121內的存儲器單元的存儲器標識被設定。更新條件已滿足，通過編程來更新第一存儲器單元群組121內的存儲器單元，且通過編程來更新第一參考單元126內的參考單元。圖11顯示制造集成電路的流程，該集成電路可執行更新以解決阻抗漂移，其具有一群存儲器單元，選擇其中一存儲器單元以進行編程，且其具有代表存儲器單元與參考單元的更新狀態的存儲器標識。在步驟602中，接收編程指令以對存儲器單元群組中的存儲器單元進行編程。在步驟604中，響應于此編程指令，對存儲器單元群組中的存儲器單元進行編程。在步驟607中，對具有已編程存儲器單元的此存儲器單元群組設定其存儲器標識，以代表，條件滿足后，未來將要進行更新。如同圖10，此編程指令之后，未直接進行更新。通過延遲此更新，可將多重更新聚合成較少數的更新。然而，要維持代表此更新狀態的晶胞標識會是額外的成本。在步驟608中，決定更新條件是否滿足。條件滿足的例子是時期經過(步驟610)，控制電路接收到集成電路的電源關閉信號(步驟612)，以及控制電路接收到提供電源至集成電路的備用電源所發出的信號(步驟614)。如果條件未滿足，流程回至步驟602，以進行其他存儲器操作。當條件滿足時，流程接續至步驟616。步驟616中，響應于具有已編程存儲器單元的此存儲器單元群組的存儲器標識被設定，可更新多組單元。在一組已更新單元中，將具有已編程存儲器單元的群組(其標識已被設定)所對應的參考單元給予更新。在另一組已更新晶胞中，將標識已被設定的群組內的已編程存儲器單元給予更新。這些已編程存儲器單元已在一或多編程指令中被編程。通過更新這些已編程存儲器單元，這些已編程存儲器單元與參考單元之后續阻抗漂移將彼此追蹤。在步驟618中，將存儲器180中的已設定的存儲器標識給予重置，且流程回至步驟602。此流程可執行于如圖3的集成電路。比如，響應于所接收的編程指令以對位于第一存儲器單元群組121內的存儲器單元進行編程，位于第一存儲器單元群組121內的存儲器單元被編程。存儲器180中，具有已編程存儲器單元的第一存儲器單元群組121的相關存儲器標識被設定。更新條件已滿足，通過編程來更新第一存儲器單元群組121內的存儲器單元，且通過編程來更新第一參考單元126內的參 考單元。圖12至圖16顯示相變形晶胞的不同類別，可當成存儲器單元與參考單元。圖12至圖15顯示相變材質晶胞。相變材質的例子包括相變式存儲器材質，包括硫族化物(chalcogenide)式材質與其他材質。硫族元素(chalcogen)包括下列四種元素的任一：氧(O)，硫(S)，硒(Se)與碲(Te)，其為周期表的6A族。硫族化物包括具有帶正電元素或根(radical)的硫族復合物。硫族化物合金包括硫族化物與其他材質(如過渡金屬)的化合。硫族化物合金通常包括周期表9A群的一或多元素，例如鍺(Ge)與錫(Sn)。通常來說，硫族化物合金包括銻(Sb)，鎵(Ga)，銦(In)與銀(Ag)。科技文獻中已描述許多種的相變式存儲器材質，包括下列合金：Ga/Sb，In/Sb，In/Se，Sb/Te，Ge/Te，Ge/Sb/Te，In/Sb/Te，Ga/Se/Te，Sn/Sb/Te，In/Sb/Ge，Ag/In/Sb/Te，Ge/Sn/Sb/Te，Ge/Sb/Se/Te與Te/Ge/Sb/S。在Ge/Sb/Te合金家族中，大范圍的合金復合物是可用的。這些復合物可表示為：TeaGebSb100-(a+b)。研究顯示，在沉積材質中，最有用的合金乃是碲的平均濃度是低于70％，通常低于約60％且一般為約23％-58％，優選則是約48％-58％。鍺的濃度是高于5％，分布于約8％-30％，通常維持低于50％。鍺的濃度是約8％-40％。此復合物中的其他主要構成元素是銻。這些百分率是原子百分比，這些構成元素的原子量總和為100％。請參考專利權人Ovshinsky的美國專利第5687112號第10-11欄。另一研究文獻則提及另一合金包括Ge2Sb2Te5、GeSb2Te4與GeSb4Te7(請參考由NoboruYamada所著的PotentialofGe-Sb-TePhase-ChangeOpticalDisksforHigh-Data-RateRecording”，SPIEv.3109，pp.28-37(1997))。另外，過渡金屬，比如，鉻(Cr)，鐵(Fe)，鎳(Ni)，鈮(Nb)，鈀(Pd)，鉑(Pt)及其混合物或合金等，可跟Ge/Sb/Te組合以形成相變合金，其具有可編程阻抗特性。可用的存儲器材質的例子可參考美國專利Ovshinsky第11-13欄，其所舉的例子在此一并做為參考。硫族化物與其他相變材質可摻雜雜質，在一些實例中，以改變使用此摻雜硫族化物的存儲器元件的導電率，過度溫度，熔化溫度與其他特性。摻雜于硫族化物的代表性雜質包括氮、硅、氧、二氧化硅、氮化硅、銅、銀、金、鋁、氧化鋁、鉭、氧化鉭、氮化鉭、鈦與氧化鈦。請參考美國專 利第6800504號與美國專利公開號2005/0029502。相變合金可變化于第一結構狀與第二結構狀，在第一結構狀中，材質處于非結晶形固態，在第二結構狀中，材質處于結晶形固態，以其順序而位于此單元的主動通道區。這些合金至少是雙穩態的。形成硫族化物材質的范例方法是利用PVD濺射法或磁電管(magnetron)濺射法，其來源氣體是氬(Ar)，氮(N2)及/或氦(He)，壓力則是1m托耳-100m托耳。沉積通常是在室溫下進行。準直鏡的長寬比為1-5，可用于改善填滿性能。為改善填滿性能，也可用數十V至數百V的直流偏壓。另一方面，直流偏壓與準直鏡的組合可同時使用。形成硫族化物的一范例方法是用化學蒸氣沉積法(CVD)，如美國專利公開號2006/0172067，其名稱為硫族化物材質的化學蒸氣沉積法(ChemicalVaporDepositionofChalcogenideMaterials)，其在此一并做為參考。在真空中或氮氣中使用「后沉積回火處理法」也可用以改善硫族化物材質的結晶狀態。回火溫度通常為100℃-400℃，而回火時間則少于30分鐘。圖12顯示香菇形晶胞(mushroom-type)10的剖面圖。晶胞10包括頂電極12(其可為位線)，加熱器(heater)或底電極14，圍繞著底電極的絕緣壁16，耦合至頂電極12與底電極14的相變材質18，耦合至底電極14的接點20，以及耦合至接點的存取裝置(accessdevice)22，比如是二極管22。此例中的單元10包括相變材質18，如可程序阻抗材質，具有主動區24，在陣列操作期間，于施加偏壓的情況下，會改變相位。絕緣介電材質36當成覆蓋層，包覆著單元且接觸至相變材質。圖13顯示橋形(bridge-type)單元28的剖面圖。單元28包括介電間隔壁(spacer)30，將第一與第二電極32與34分隔。絕緣介電材質36當成覆蓋層且圍繞著相變材質18。相變材質18延伸過介電間隔壁30，以接觸于第一與第二電極32與34，因而在第一與第二電極32與34之間定義內電極電流路徑，路徑長度則由介電間隔壁30的寬度38所定義。單元28包括耦合至第二電極34的存取裝置22。在圖13中，元件24b與24c代表相變材質，而元件26代表相變區。圖14顯示貫孔主動(active-in-via)單元40的剖面圖。單元40包括相變材質18，其頂表面42與底表面44分別接觸至第一與第二電極32與34。絕緣介電材質36圍繞著相變材質18。在此例中，相變材質18的寬度46實質上相同于第一與第二電極32與34的寬度，以定義出由絕緣介電材質36(當成覆蓋層)所圍繞的多層柱狀結構。在此，「實質上」是指，包括工藝容忍度。單元40包括存取裝置22，例如二極管或晶體管，耦合至電極32。圖15顯示孔形(poretype)單元48的剖面圖。單元48包括相變材質18。絕緣介電材質36圍繞著相變材質18，且當成覆蓋層。相變材質18的頂表面與底表面分別接觸至第一與第二電極32與34。單元48包括存取裝置22，例如二極管或晶體管，耦合至電極32。如圖12至圖15所示，在單元中，圍繞著相變材質的絕緣介電材質36包括例如是二氧化硅(SiO2)、氮化硅(Si3N4)、氮氧硅化合物(SiOxNy)或氧化鋁(Al2O3)。圖16顯示金屬氧化物(metal-oxide)單元50的剖面圖。單元50包括介于底電極54與導電元件56之間的線層(linerlayer)52。導電元件56被線層52所圍繞，且沿著介電層58延伸以接觸到存儲器元件59，存儲器元件59包括金屬氧化物層60與金屬氧化物環64。頂電極62位于存儲器元件59上。如圖16所示，位于線層52末端的存儲器元件59的金屬氧化物環64可引發場增強效應。介電層58接觸至存儲器元件59的金屬氧化物環64，且當成覆蓋層。頂電極62是導電元件，在某些實施例中，可當成位線的一部分。頂電極62例如可包括由下列群組所選出的一或多個元件：鈦(Ti)、鎢(W)、鐿(Yb)、鋱(Tb)、釔(Y)、鈧(Sc)、鉿(Hf)、鋯(zr)、鈮(Nb)、鉻(Cr)、釩(V)、鋅(zn)、錸(Re)、鈷(Co)、銠(Rh)、鈀(Pd)、鉑(Pt)、鉬(Mo)、鋁(Al)、鉭(Ta)、銅(Cu)、銥(Ir)、鑭(La)、鎳(Ni)、氮(N)、氧(O)與釕(Ru)與其組合。在某些實施例中，頂電極62可包括多于一層的材質。底電極54為導電材質。底電極例如包括摻雜多晶硅，其可為二極管或存取晶體管的端點。另外，底電極54例如包括頂電極62的任一上述材質。導電元件56例如包括頂電極62的任一上述材質。金屬氧化物層60包括金屬氧化物材質，其可被編程至多個阻抗狀態。 在某些實施例中，金屬氧化物層60可包括由下列群組所組成的一或多金屬氧化物：鎢氧化物、鈦氧化物、鎳氧化物、鋁氧化物、銅氧化物、鋯氧化物、鈮氧化物、鉭氧化物、鈦鎳氧化物、摻雜鉻的鍶鋯氧化物(SrZrO3)、摻雜鉻的鍶鈦氧化物(SrTiO3)、鐠鈣錳氧化物(PraseodymiumCalciumManganeseOxide，PCMO)與鑭鈣錳氧化物(LaCaMnO)。在某些實施例中，存儲器元件59包括WO/Cu或Ag，TiO/Cu或Ag，NiO/Cu或Ag，AlO/Cu或Ag，CuO/Cu或Ag，ZrO/Cu或Ag，NbO/Cu或Ag，TaO/Cu或Ag，TiNO/Cu或Ag，Cr-dopedSrZrO3/Cu或Ag，Cr-dopedSrTiO3/Cu或Ag，PCMO/Cu或Ag，LaCaMnO/Cu或Ag，與SiO2/Cu或Ag。線層52例如可包括TiN層或者是由硅氮化物與TiN所組成的雙層。其他材質也可用于線層52。如圖16所示，金屬氧化物環64圍繞金屬氧化物層60，以接觸至頂電極62。金屬氧化物環64例如可包括TiNOx、SiO2、HfOx、TiNOx、TiOx、AlOx、WOx等，且金屬氧化物環64的材質的阻抗高于存儲器元件59的中央部分(也就是，金屬氧化物層60)。在此實施例中，導電元件56包括鎢，由鎢氧化物所組成的金屬氧化物層60，由TiNOx所組成的金屬氧化物環64，且線層52包括TiN層或者是由硅氮化物與TiN所組成的雙層。除了相變單元與金屬氧化單元的上述單元外，固態電解質(導電橋)存儲器單元與磁阻(magnetoresistive)存儲器單元，旋轉移力矩(spintransfertorque)材質與磁性材質，也可應用于本發明。圖17顯示包括存儲器陣列712的集成電路710的方塊圖。集成電路710包括相變存儲器芯片(phasechangememorychip)740。存儲器陣列712包括由存儲器單元所組成的存儲器陣列。由參考單元所組成的參考陣列可為該存儲器陣列的一部分，或為另一獨立陣列。字線譯碼器與驅動器714耦合至且電性溝通于多條字線716，該些字線716沿著存儲器陣列712的列而排列。頁緩沖器718電性溝通于沿著存儲器陣列712的行排列的位線720，以讀取、設定與重置存儲器陣列712的存儲器單元。地址送至總線722上，以送至字線譯碼器與驅動器714與頁緩沖器718。感應放大器與參考單元724，以及輸入數據，包括讀取、設定與重置模式的電壓及/ 電流源，則通過數據總線726而耦合至頁緩沖器718。數據通過數據輸入線728而送至感應放大器與參考單元724的數據輸入結構，數據源則是集成電路710的輸入/輸出端口、或者是集成電路710的內部或外部其他數據源。其余電路730可位于集成電路710上，例如是一般用途處理器或特殊用途應用電路，或提供存儲器陣列712所支持的系統單芯片功能的模塊的組合。由感應放大器與參考單元724所送出的數據則通過數據輸出線732而送至集成電路710的輸入/輸出端口、或者是集成電路710的內部或外部其他數據目的。在此例中，以偏壓狀態機所實施的控制器734控制偏壓電壓源與電流源736的施加，例如讀取、設定、重置與檢驗電壓及/或電流。控制器734控制偏壓電壓源與電流源736的施加，以編程與更新存儲器陣列712中的存儲器單元與參考單元724。控制器734也包括更新狀態標識，以指出，更新條件滿足后，哪些群組的存儲器單元與參考單元被更新。控制器734也可利用已知特殊用途邏輯電路來實施。在其他實施例中，控制器734包括一般用途處理器，其可實施于同一集成電路上，以執行計算機程序來控制此裝置的操作。在另外實施例中，特殊用途邏輯電路與一般用途處理器的組合可用于實施控制器734。在一實施例中，控制器734執行：編程一第一存儲器單元以具有一第一阻抗；編程該第一存儲器單元后，更新存于一存儲器內的該第一存儲器單元的一更新狀態以表示，一條件滿足后，該第一存儲器單元的該第一阻抗與一第一參考單元的一第一參考阻抗被更新，其中，該第一存儲器單元與該第一參考單元通過感應放大器電路而彼此耦合。在另一實施例中，控制器734執行：編程一第一存儲器單元以具有一第一阻抗；編程該第一存儲器單元后，編程一第一參考單元以具有一第一參考阻抗，其中，該第一存儲器單元與該第一參考單元通過感應放大器電路而彼此耦合。在另一實施例中，控制器734執行：編程多個存儲器單元群組中的一第一存儲器單元群組內的一或 多個存儲器單元，該一或多個存儲器單元具有各自的阻抗；編程該第一存儲器單元群組內的該一或多個存儲器單元后，編程多個參考單元組的一參考單元組以具有多個參考阻抗，該些參考單元組的不同參考單元組通過多個感應放大器的一對應感應放大器而電性耦合至該些存儲器單元群組的不同存儲器單元群組。在另一實施例中，控制器734執行：編程該第一存儲器單元群組內的該一或多個存儲器單元后，也將該第一存儲器單元群組內的一或多個已編程存儲器單元進行編程。在另一實施例中，控制器734執行：編程多個存儲器單元群組中的一第一存儲器單元群組內的一或多個存儲器單元以具有各自的阻抗；編程該第一存儲器單元群組內的該一或多個存儲器單元后，更新存于一存儲器內的多個更新狀態之一，以表示，一條件滿足后，該第一存儲器單元群組的該些阻抗與多個參考單元組的一參考單元組的多個參考阻抗被更新，該些參考單元組的該參考單元組通過多個感應放大器的一對應感應放大器而電性耦合至該些存儲器單元群組的該第一存儲器單元群組。上述所提及的專利、專利公開案件與印刷品的任一與全部在此一并作為參考。上述描述中所用的名詞，例如，上方(above)，下方(below)，頂端(top)，底部(bottom)、正上方(over)與下面(under)。這些名詞乃是在描述與權利要求中用于輔助了解本發明，但非用于限定本發明。綜上所述，雖然本發明已以實施例揭露如上，然其并非用以限定本發明。本發明所屬
技術領域：
中普通技術人員，在不脫離本發明的精神和范圍內，當可作各種的更改與修飾。因此，本發明的保護范圍當視權利要求所界定者為準。當前第1頁1 2 3