感測放大器電路的制作方法

本發明涉及一種電子電路，尤其涉及一種感測放大器電路。

背景技術：

在現有技術中，NOR型快閃存儲器通常利用Y解碼器以及字線來選擇存儲器晶胞陣列當中的兩個存儲器晶胞，其一作為參考晶胞，另一作為存取晶胞(accessed cell)。NOR型快閃存儲器的感測放大器電路通常都包括兩個電流電壓轉換器，以在預充電期間之后，分別汲取參考晶胞以及存取晶胞所提供的電流，并且將所汲取的電流轉換為電壓信號。接著，感測放大器電路再依據轉換所得的電壓信號來判斷存取晶胞的狀態。但是依據此種電路架構(即兩個電流電壓轉換器)，受限于位線的大電容負載，感測放大器電路的預充電期間通常花費較長的時間，其判斷速度因此受限。

技術實現要素：

本發明提供一種感測放大器電路，其可快速判斷存儲器晶胞的狀態。

本發明的感測放大器電路包括第一感測通道、第二感測通道以及感測放大器。第一感測通道耦接至存取位線。第一感測通道包括驅動放大器電路。在預充電期間，驅動放大器電路驅動存取位線，以在預充電期間之后產生感測電壓。第二感測通道耦接至參考位線，用以提供參考電壓。感測放大器耦接至第一感測通道以及第二感測通道。感測放大器用以在預充電期間之后依據感測電壓以及參考電壓來判斷存取位線所耦接的存取晶胞(cell)的狀態。

基于上述，在本發明的范例實施例中，在預充電期間，驅動放大器電路驅動存取位線，以在預充電期間之后產生感測電壓。感測放大器依據感測電壓以及參考電壓來判斷存取晶胞的狀態，以提高判斷速度。

為讓本發明的上述特征和優點能更明顯易懂，下文特舉實施例，并配合附圖作詳細說明如下。

附圖說明

圖1為本發明一實施例的感測放大器電路的概要示意圖；

圖2為圖1實施例的感測放大器電路感測第一狀態的存取晶胞時各電氣信號的概要波形圖；

圖3為圖1實施例的感測放大器電路感測第二狀態的存取晶胞時各電氣信號的概要波形圖。

附圖標記說明：

100：感測放大器電路；

110：第一感測通道；

112：驅動放大器；

113：驅動放大器電路；

114：開關；

120：第二感測通道；

122：電流電壓轉換器；

130：感測放大器；

210：存取晶胞；

220：參考晶胞；

VNH：控制信號；

VCA：感測電壓；

VCR：參考電壓；

ICR：參考電流；

BLc：存取位線；

BLr：參考位線；

WLc：存取字線；

WLr：參考字線；

Yc、Yr：信號；

VSS：電壓；

T1：預充電期間；

T2：信號發展期間。

具體實施方式

以下提出多個實施例來說明本發明，然而本發明不僅限于所例示的多個實施例。又實施例之間也允許有適當的結合。在本案說明書全文(包括權利要求書)中所使用的“耦接”一詞可指任何直接或間接的連接手段。舉例而言，若文中描述第一裝置耦接于第二裝置，則應該被解釋成該第一裝置可以直接連接于該第二裝置，或者該第一裝置可以透過其他裝置或某種連接手段而間接地連接至該第二裝置。此外，“信號”一詞可指至少一電流、電壓、電荷、溫度、數據、電磁波或任何其他一或多個信號。

圖1為本發明一實施例的感測放大器電路的概要示意圖。請參考圖1，本實施例的感測放大器電路100包括第一感測通道110、第二感測通道120以及感測放大器130。在本實施例中，第一感測通道110耦接至存取位線BLc。第一感測通道110包括驅動放大器電路113，用以提供感測電壓VCA至感測放大器130。第二感測通道120耦接至參考位線BLr，用以提供參考電壓VCR至感測放大器130。感測放大器130耦接至第一感測通道110以及第二感測通道120。感測放大器130用以依據感測電壓VCA以及參考電壓VCR來判斷存取位線BLc所耦接的存取晶胞210的狀態。其中，電壓VSS是系統低電壓，例如為接地電壓。

在本實施例中，驅動放大器電路113包括驅動放大器112以及開關114。驅動放大器112包括第一輸入端、第二輸入端以及輸出端。第一輸入端接收參考電壓VCR，以及第二輸入端耦接至輸出端。在本實施例中，驅動放大器112例如是單位增益放大器(unity gain amplifier)，然而本發明并不加以限制。此外，本實施例的開關114耦接至驅動放大器112的輸出端，受控于控制信號VNH。在本發明的一實施例中，開關114例如可以是選自P型金氧半晶體管以及N型金氧半晶體管兩者其中之一。依據開關114種類的不同，控制信號VNH用以控制開關114導通狀態的電壓電平亦隨之調整。舉例而言，以N型金氧半晶體管實施的開關114為例，高電平的控制信號VNH用以開啟開關114，低電平的控制信號VNH用以關閉開關114。反之，以P型金氧半晶體管實施的開關114為例，低電平的控制信號VNH用以開啟開關114，高電平的控制信號VNH用以關閉開關114。

在本實施例中，第二感測通道120包括電流電壓轉換器122。電流電壓 轉換器122耦接至感測放大器130，用以將參考位線BLr所提供的參考電流ICR轉換為參考電壓VCR。在本實施例中，電流電壓轉換器122可由所屬技術領域的任一種電流電壓轉換器電路來加以實施，本發明并不加以限制，其內部電路結構及其實施方式可以由所屬技術領域的通常知識獲致足夠的教示、建議與實施說明，因此不再贅述。

在本實施例中，存取晶胞210及參考晶胞220例如是NOR型快閃存儲器的存儲器晶胞陣列當中的兩個存儲器晶胞。NOR型快閃存儲器的每一個存儲器晶胞與一個字線及一個位線連結。在本實施例中，存取晶胞210與存取字線WLc及存取位線BLc連結，參考晶胞220與參考字線WLr及參考位線BLr連結。NOR型快閃存儲器例如是利用Y解碼器(Y decoder)提供的信號Yc及Yr以及存取字線WLc、參考字線WLr來選擇存儲器晶胞陣列當中的兩個存儲器晶胞，即存取晶胞210及參考晶胞220。

在本實施例中，感測放大器130依據感測電壓VCA以及參考電壓VCR來判斷存取晶胞210的狀態是第一狀態或第二狀態。在本實施例中，第一狀態例如是“0”狀態，對應存取晶胞210的寫入狀態(programed state)，第二狀態例如是“1”狀態，對應存取晶胞210的抹除狀態(erased state)，惟本發明并不加以限制。在一實施例中，“0”狀態也可以設定為對應存取晶胞210的抹除狀態，“1”狀態也可以設定為對應存取晶胞210的寫入狀態。

下面說明感測放大器130如何依據感測電壓VCA以及參考電壓VCR來判斷存取晶胞210的狀態。

圖2為圖1實施例的感測放大器電路感測第一狀態的存取晶胞時各電氣信號的概要波形圖。請參考圖1及圖2，在本實施例中，感測放大器電路100的操作期間大致可分為預充電期間T1以及在預充電期間T1之后的信號發展期間T2。在預充電期間T1，控制信號VNH開啟開關114。驅動放大器113的第一輸入端接收參考電壓VCR以作為驅動信號輸出，經由開關114來驅動存取字線WLc。因此，在預充電期間T1，感測電壓VCA逐漸上升至高電平，以在預充電期間T1之中靠近信號發展期間T2的部分期間，其電壓電平與參考電壓VCR實質上相同。在本實施例中，在預充電期間T1，感測電壓VCA的電壓轉換速率小于參考電壓VCR的電壓轉換速率。另一方面，在預充電期間T1，參考字線WLr上的電壓電平大部分期間是處于低電平狀態，以關閉 參考晶胞220。此際，參考電壓VCR的電壓電平是等于第一狀態的電壓電平。

接著，在信號發展期間T2，控制信號VNH關閉開關114，并且存取晶胞210及參考晶胞220都被開啟。在信號發展期間T2，電流電壓轉換器122持續工作以調整參考電壓VCR的電壓電平。在本實施例中，參考電壓VCR線性下降，并據此作為判斷存取晶胞210狀態的基準。在一實施例中，參考電壓VCR會線性下降至預設的電壓電平而達到飽和狀態，本發明并不加以限制。另一方面，在信號發展期間T2，若存取晶胞210是處于第一狀態，例如是寫入狀態，感測電壓VCA實質上會維持在高電平，并且大于參考電壓VCR的電壓電平。因此，在本實施例中，感測放大器130在預充電期間T1之后的任一時間點，可依據感測電壓VCA和參考電壓VCR的大小關系(例如感測電壓VCA大于參考電壓VCR)來判斷存取晶胞210處于第一狀態。在一實施例中，感測電壓VCA可能受到鄰近位線耦合的影響而略為下降，如圖2中的虛線所示，惟其電壓電平仍高于參考電壓VCR，感測放大器130仍可準確判斷存取晶胞210狀態，不受影響。

圖3為圖1實施例的感測放大器電路感測第二狀態的存取晶胞時各電氣信號的概要波形圖。請參考圖1至圖3，本實施例的感測放大器電路100的操作方式類似于圖2實施例，然而兩者之間的差異主要例如在于存取晶胞210是處于第二狀態，例如是抹除狀態。

具體而言，在信號發展期間T2，若存取晶胞210是處于第二狀態，例如是抹除狀態，感測電壓VCA實質上會線性下降，其下降幅度較感測電壓VCA大，如圖3所示，因此感測電壓VCA的電壓電平小于參考電壓VCR。因此，在本實施例中，感測放大器130在預充電期間T1之后的任一時間點，可依據感測電壓VCA和參考電壓VCR的大小關系(例如感測電壓VCA小于參考電壓VCR)來判斷存取晶胞210處于第二狀態。

另外，本實施例的感測放大器電路100的其他操作方式可以由圖2實施例的敘述中獲致足夠的教示、建議與實施說明，因此不再贅述。

綜上所述，在本發明的范例實施例中，第一感測通道不包括電流電壓轉換器。在預充電期間，驅動放大器電路驅動存取位線，以在預充電期間之后產生感測電壓。感測放大器在預充電期間之后依據感測電壓以及參考電壓的大小關系來判斷存取晶胞的是處于第一狀態還是第二狀態。在預充電期間之 后，若感測電壓大于參考電壓，感測放大器判斷存取晶胞處于第一狀態。在預充電期間之后，若感測電壓小于參考電壓，感測放大器判斷存取晶胞處于第二狀態。感測放大器電路依據此方式來區別存儲器晶胞的狀態，可提高判斷速度。

最后應說明的是：以上各實施例僅用以說明本發明的技術方案，而非對其限制；盡管參照前述各實施例對本發明進行了詳細的說明，本領域的普通技術人員應當理解：其依然可以對前述各實施例所記載的技術方案進行修改，或者對其中部分或者全部技術特征進行等同替換；而這些修改或者替換，并不使相應技術方案的本質脫離本發明各實施例技術方案的范圍。