一種具有可控定時功能的復位電路的制作方法
【技術領域】
[0001]本實用新型涉及復位電路技術領域，尤其涉及一種具有可控定時功能的復位電路。
【背景技術】
[0002]由于在多CPU相互配合使用(如:藍牙芯片和ARM芯片配合使用)的情況下，CPU有時序工作的先后關系，即一個CPU(A)可能工作在前，另一個CPU(B)需要等CPU(A)的輸出信號穩定后再工作。為解決這類芯片時序工作先后的控制實現，本領域技術人員有必要設計一種復位電路，使其能夠解決上述技術問題。
【實用新型內容】
[0003]本實用新型的目的在于提供一種具有可控定時功能的復位電路，該復位電路的成本低，其通過外圍的簡單定時電路，實現定時復位控制，能有效節約CPU中寶貴的定時器資源，實用性較強，市場前景廣闊，推廣性強。
[0004]為解決上述技術問題，本實用新型的技術方案是:
[0005]—種具有可控定時功能的復位電路，包括通過總線連接在一起的主控CPU和被控CPU,所述主控CPU與一個開關控制模塊電連接，所述開關控制模塊與一個定時模塊電連接，所述開關控制模塊還與所述被控CPU的復位引腳電連接；所述主控CPU輸出高/低電平給所述開關控制模塊，所述開關控制模塊在所述定時模塊計時結束后，將所述被控CPU的復位引腳的電位先拉低再拉高，使所述被控CPU復位后進入工作狀態。
[0006]優選方式為，所述定時模塊包括一個555時基芯片，所述555時基芯片的觸發端與一個電解電容的正極電連接，所述電解電容的負極接地，所述電解電容的正極還經第二上拉電阻與電源電連接；所述555時基芯片的觸發端和輸出端還同時與所述開關控制模塊電連接。
[0007]優選方式為，所述555時基芯片的控制電壓端與一個第一二極管的負極連接，所述第一二極管的正極與電源電連接。
[0008]優選方式為，所述開關控制模塊包括第一開關管、第二開關管和第三開關管；所述第一開關管同時與所述主控CPU和所述定時模塊電連接，所述主控CPU將所述第一開關管導通后所述定時模塊被啟動計時；所述第二開關管同時與所述定時模塊和所述被控CPU電連接，所述定時模塊計時結束后將所述第二開關導通，使所述被控CPU的復位引腳的電位被拉低，所述被控CPU復位；所述第三開關管同時與所述被控CPU和所述主控CPU電連接，所述被控CPU復位后將所述第三開關管導通，使所述主控CPU輸出低電平，將所述第一開關管斷開，所述定時模塊再次被啟動計時，所述定時模塊計時結束后使所述第二開關管斷開，將所述被控CPU的復位引腳電位拉高，所述被控CPU復位結束進入工作狀態。
[0009]優選方式為，所述第一開關管選用NMOS場效應管，所述NMOS場效應管定義為第一場效應管；所述第一場效應管的柵極經過第一限流電阻與所述主控CPU的I/O端口電連接；所述第一場效應管的源極接地，所述第一場效應管的漏極與所述定時模塊電連接。
[0010]優選方式為，所述第二開關管選用NPN三極管，所述NPN三極管的基極經第三限流電阻與所述定時模塊電連接，所述NPN三極管的集電極與所述被控CPU的復位引腳電連接，所述NPN三極管的發射極接地。
[0011]優選方式為，所述第三限流電阻與所述定時模塊電連接的一端還與第二二極管的負極電連接，所述第二二極管的正極接地。
[0012]優選方式為，所述第三開關管選用PMOS場效應管，所述PMOS場效應管定義為第二場效應管，所述第二場效應管的柵極和源極同時與所述被控CPU的復位引腳電連接，所述第二場效應管的漏極經第五上拉電阻與所述主控CPU的I/O端口電連接。
[0013]采用上述技術方案后，本實用新型的有益效果是:由于本實用新型的具有可控定時功能的復位電路包括主控CPU和被控CPU，其中主控CPU工作在前，被控CPU工作在后。當主控CPU運行后，需要被控CPU運行時。主控CPU的一個I/O端口輸出高電平給開關控制模塊，而開關控制模塊接收到高電平后先將定時模塊啟動讓其計時，計時過程使本實用新型的復位電路能夠可靠復位。定時模塊計時結束后，開關控制模塊將被控CPU復位引腳的電位拉低，使被控CPU進入復位狀態。同時開關控制模塊根據被控CPU的復位電位，給主控CPU傳輸低電平，當主控CPU檢測到該低電位后，其使I/O端口持續輸出低電平，讓開關控制模塊再次將定時模塊啟動計時結束后，開關控制模塊將被控CPU復位引腳的電位拉高，讓被主控CPU復位結束進入工作狀態。因此本實用新型的復位電路在成本不高的情況下，通過外圍的簡單定時電路，實現定時復位控制，有效地節約了 CPU中寶貴的定時器資源，實用性較強，市場前景廣闊，推廣性強。
【附圖說明】
[0014]圖1是本實用新型的具有可控定時功能的復位電路的原理框圖；
[0015]圖2是實施例中的具有可控定時功能的復位電路的電路圖；
[0016]圖中:R1—第一限流電阻、R2—第二上拉電阻、R3—第三限流電阻、R4—第四限流電阻、R5—第五上拉電阻、Cl 一電解電容、Dl —第一二極管、D2—第二二極管、Ql—第一場效應管、Q2—NPN三極管、Q3—第二場效應管、Ul—主控CPU、U2—被控CPU、U3— 555時基芯片、VCC —電源。
【具體實施方式】
[0017]為了使本實用新型的目的、技術方案及優點更加清楚明白，以下結合附圖及實施例，對本實用新型進行進一步詳細說明。應當理解，此處所描述的具體實施例僅僅用以解釋本實用新型，并不用于限定本實用新型。
[0018]如圖1所示，一種具有可控定時功能的復位電路包括通過總線連接在一起的主控CPU和被控CPU，其中主控CPU運行在前，被控CPU運行在后。同時主控CPU與一個開關控制模塊電連接，開關控制模塊與一個定時模塊電連接，開關控制模塊還與被控CPU的復位引腳電連接。
[0019]本實用新型的復位電路具體工作原理為:當主控CPU運行后，需被控CPU運行時，主控CPU輸出高/低電平給開關控制模塊，開關控制模塊在定時模塊計時結束后，將被控CPU的復位引腳的電位先拉低再拉高，使被控CPU復位后進入工作狀態。因此本實用新型能夠在成本不高的前提下，通過外圍的簡單定時電路，實現定時復位控制，有效地節約了 CPU中寶貴的定時器資源，實用性較強，市場前景廣闊，推廣性強。
[0020]本實用新型的復位電路的定時模塊包括一個555時基芯片，555時基芯片的觸發端與一個電解電容Cl的正極電連接，電解電容Cl的負極接地，電解電容Cl的正極還經第二上拉電阻R2與電源電連接。555時基芯片的觸發端和輸出端還同時與所述開關控制模塊電連接。555時基芯片的控制電壓端與一個第一二極管Dl的負極連接，第一二極管Dl的正極與電源電連接。
[0021]本實用新型的復位電路的開關控制模塊包括第一開關管、第二開關管和第三開關管。其中第一開關管同時與主控CPU和定時模塊電連接，主控CPU將第一開關管導通后定時模塊被啟動計時；第二開關管同時與定時模塊和述被控CPU電連接，定時模塊計時結束后將第二開關導通，使被控CPU的復位引腳的電位被拉低，被控CPU復位；第三開關管同時與被控CPU和主控CPU電連接，被控CPU復位后將第三開關管導通，使主控CPU輸出低電平，將第一開關管斷開，定時模塊再次被啟動計時，定時模塊計時結束后使所述第二開關管斷開，將被控CPU的復位引腳電位拉高，被控CPU復位結束進入工作狀態。
[0022]如圖2所示，本實施例的第一開關管選用NMOS場效應管，該NMOS場效應管定義為第一場效應管Ql ;第二開關管選用NPN三極管Q2 ;第三開關管選用PMOS場效應管，該PMOS場效應管定義