片上系統的制作方法
【技術領域】
[0001]本實用新型屬于芯片設計技術，具體地，涉及片上系統。
【背景技術】
[0002]在現有的片上系統(SOC，System on Chip)設計方法中，通常將各種數字邏輯設計資源(IP，Intellectual Property)以及各種模擬單元IP都集成在單一芯片上，以最大限度的提高集成度。
[0003]數字邏輯IP可以包括中央處理器(CPU)、數字信號處理器(DSP)、計數器(HMER)、看門狗(WATCHDOG)等各種事物處理單元，圖形、視頻、音頻、加解密等各種計算單元，SDMMC、通用異步收發傳輸器(UART)、串行外設接口(SPI)等各種數字接口，通用串行總線(USB)、PCIe、SATA、HDMI等各種高速串行接口的協議層以及連接各個設備的片上總線，但并不限于此。模擬單元IP可以包括模數轉換器(ADC)、數模轉換器(DAC)，系統、音視頻鎖相環(PLL)以及各種高速串行接口的物理層(PHY)，但并不限于此。
[0004]雖然將上述模塊都集成在單一芯片上能提高集成度，但是問題隨之而來。例如，在工藝節點升級過程中增加成本和潛在風險以及芯片升級再流片延誤產品上市時間。為了降低設計成本、縮短產品上市時間、降低流片風險，已公開了一種改進的片上系統設計方法，其中將傳統的大規模單芯片SOC劃分為兩部分。
[0005]圖1示出根據現有技術的片上系統及其外部存儲器的示意性框圖。SOC的第一部分是不依賴于或少依賴于具體工藝節點的數字部分，即圖1中所示S0C-A，第二部分強烈依賴于具體工藝節點的模擬部分，即圖1所示SOC-B。SOC-A包括第一主功能模塊110和第一互連接口控制器120，SOC-B包括第二主功能模塊210、第二互連接口控制器220和存儲器控制器280。
[0006]SOC-A和SOC-B之間使用SERDES技術連接。相應地，第一互連接口控制器120和第二互連接口控制器220分別提供SERDES接口。SOC-A可以通過申請、仲裁后獲得內存總線控制權后經過SOC-B的轉發繼而訪問存儲器300。SOC-B可以通過申請、仲裁后獲得內存總線控制權自主訪問存儲器300。
[0007]然而，SOC-A和SOC-B之間使用SERDES連接在技術難度和成本上都比較高。此外，將SOC劃分成數字部分SOC-A和模擬部分S0C-B，不能滿足面向用戶的設計需求，因而存在著一定的局限性，不能更進一步降低開發和升級成本。
【實用新型內容】
[0008]本實用新型的目的在于提供一種可以采用內存接口實現不同部分之間的互連的片上系統，以降低開發成本和提供設計自由度。
[0009]根據本實用新型的一方面，提供一種片上系統，包括第一部分電路和第二部分電路，其中，第一電路部分包括第一主功能模塊和第一互連接口控制器，第二電路部分包括第二主功能模塊和第二互連接口控制器，第一互連接口控制器和第二互連接口控制器分別提供用于互連的內存接口，使得第一電路部分和第二部分經由第一內存總線連接在一起。
[0010]優選地，第一電路部分是包括由數字電路和/或模擬電路組成的通用部分，以及第二電路部分是包括由數字電路和/或模擬電路組成的專用部分。
[0011]優選地，第一主功能模塊包括處理器、用于支持處理器調試和工作的基本設備、以及用于提供時鐘信號的鎖相環。
[0012]優選地，第一主功能模塊還包括核心設備，所述核心設備是相關的多個不同產品系列中的共性設備。
[0013]優選地，第二主功能模塊包括用于提供主要功能的專用設備、用于提供控制邏輯的控制模塊、以及用于提供時鐘信號的鎖相環。
[0014]優選地，第二主功能模塊還包括用于為第二電路部分提供I/O支持的I/O模塊。
[0015]優選地，第二互連接口控制器還提供用于連接外部存儲器的內存接口，使得第一電路部分和第二電路部分經由第二內存總線訪問外部存儲器。
[0016]優選地，所述內存總線為SDRAM總線。
[0017]優選地，第一互連接口控制器為標準的存儲器控制器，以及第二互連接口控制器為提供內存總線路由功能的設備擴展裝置。
[0018]優選地，所述設備擴展裝置包括第一內存接口、第二內存接口和內部擴展接口，第一內存接口用于與第一互連接口控制器相連接，第二內存接口用于與外部存儲器相連接，內部擴展接口用于與第二主功能模塊相連接。
[0019]優選地，所述設備擴展裝置根據內存總線信號產生選擇信號，使得第一內存接口、第二內存接口和內部擴展接口中的任意兩個相連，從而提供內存總線的路由功能，所述內存總線信號包括數據信號以及地址和控制信號。
[0020]優選地，所述第一互連接口控制器在標準的存儲器控制器的基礎上包括附加的級聯仲裁模塊，以及第二互連接口控制器在標準的存儲器控制器的基礎上包括附加的總線申請與命令監測模塊和旁路通道。
[0021]優選地，所述第一互連接口控制器的級聯仲裁模塊和第二互連接口控制器的總線申請與命令監測模塊之間經由仲裁控制線相連接，使得第二電路部分經由仲裁控制線向第一電路部分提出內存使用請求，并且經由仲裁控制線從第一電路部分獲得內存使用授權。
[0022]優選地，當第一電路部分獲得內存總線使用權時，第二互連接口控制器的旁路通道將內存總線時序旁路至第二互連接口控制器的時序發生器。
[0023]優選地，第一電路部分和第二電路部分位于相同半導體管芯的不同區域和/或層，或者封裝成一個半導體芯片的不同半導體管芯，或者是不同的半導體芯片。
[0024]根據本實用新型的片上系統，其劃分準則不再局限于設計過程中數字和模擬的劃分，轉而綜合考慮產品級的需求，將系統分為基礎部分和專用部分，具有明顯的去相關性特性，即基礎部分和專用部分可以獨立工作；同時基礎部分可以通用在多個產品系列，專用部分可以擁有獨立工作的能力，也可以作為基礎部分的補充應用于某些專用場合，擺脫了傳統SOC系統的龐大、累贅、系統成本高、工藝升級昂貴，不具備經濟適用的通用特性。另外，本實用新型還能使系統擁有SOC部分和ASIC/ASSP部分豐富的不同組合，讓系統產品更加豐富。
【附圖說明】
[0025]通過以下參照附圖對本實用新型實施例的描述，本實用新型的上述以及其他目的、特征和優點將更為清楚，在附圖中:
[0026]圖1示出根據現有技術的片上系統及其外部存儲器的示意性框圖；
[0027]圖2示出根據本實用新型的片上系統及其外部存儲器的示意性框圖；
[0028]圖3a和3b分別示出根據本實用新型的片上系統兩個部分的示意性框圖；
[0029]圖4a和4b分別示出根據本實用新型的片上系統兩個部分的互連接口控制器的第一實施例的不意性框圖；
[0030]圖5a和5b分別示出根據本實用新型的片上系統兩個部分的互連接口控制器的第二實施例的示意性框圖；以及
[0031]圖6a和6b分別示出根據本實用新型的片上系統兩個部分的互連接口控制器的第三實施例的示意性框圖；以及
[0032]圖7示出根據本實用新型的實施例的片上系統的控制方法的流程圖。
【具體實施方式】
[0033]以下將參照附圖更詳細地描述本實用新型的各種實施例。在各個附圖中，相同的元件采用相同或類似的附圖標記來表示。為了清楚起見，附圖中的各個部分沒有按比例繪制。
[0034]本實用新型可以各種形式呈現，以下將描述其中一些示例。
[0035]圖2示出根據本實用新型的片上系統及其外部存儲器的示意性框圖。如圖所示，將SOC劃分為SOC-A和SOC-B兩個電路部分。SOC-A包括第一主功能模塊110和第一互連接口控制器150，SOC-B包括第二主功能模塊210和第二互連接口控制器230。
[0036]然而，與現有技術不同，SOC-A和SOC-B之間使用內存總線連接。相應地，第一互連接口控制器150和第二互連接口控制器230分別提供內存接口。第二互連接口控制器230還提供用于連接外部存儲器300的內存接口，從而不需要使用附加的存儲器控制器280。
[0037]作為一個優選地實施例，SOC的兩個電路部分SOC-A和SOC-B共享同一外部存儲器300。外部存儲器300可以是同步動態隨機存儲器(SDRAM)。在進一步優選的實施例中，夕卜部存儲器300包括主存儲器和輔存儲器。輔存儲器是為了擴展系統帶寬而附加的存儲器。
[0038]在上述優選的實施例中，第一互連接口控制器150和第二互連接口控制器230分別提供SDRAM接口。由于片上系統的數據交互量較大，需要的傳輸帶寬較高，SDRAM接口可以滿足數據傳輸帶寬的需求。
[0039]在根據本實用新型的SOC中，由于SOC的兩部分SOC-A和SOC-B之間的互連兼容現有的內存總線，因此兩部分的劃分不限于數字部分和邏輯部分，而是可以根據不同工藝/設計和市場定位的需求，任意地將SOC劃分為基礎部分SOC-A和專用部分S0C-B。
[0040]進一步而言，SOC劃分成不同部分的基本準則是依賴產品級的需求。SOC-A主要滿足產品級的基礎需求，例如可以包括各種通用處理器以及處理器系統所必須的一些功能模塊。另外，SOC-A還可以包括產品實現一些功能所依賴的部分部件，例如以支持處理器調試和工作的功能模塊如調試接口、中斷控制器、看門狗、定時器、串口、GP1等。SOC-B電路主要滿足產品級的專用