兼備外置存儲電路和內置存儲電路的仿真裝置的制造方法
【技術領域】
[0001]本實用新型涉及仿真電路設計領域，尤其涉及仿真器中的運行軌跡跟蹤電路設計，具體是指一種兼備外置存儲電路和內置存儲電路的仿真裝置。
【背景技術】
[0002]一個ICE (In-Circuit Emulator，硬件調試方法)應包括兩個接口，一個是連接到目標板上的 MCU (Microprogrammed Control Unit，微控制器)插座，另一個與 PC (PersonalComputer，個人電腦)相連。仿真器應該與目標MCU在電氣及物理上等價，并能在開發系統中替代MCU。目標系統的操作可由PC得以控制及觀察。在開發初期，開發系統依靠仿真器工作，當目標功能完善后，仿真器將被真正的MCU取代。
[0003]ICE的質量很大程度上依賴于它與其要仿真的MCU之間的吻合程度，bond-out (外合)MCU (簡稱仿真芯片)能最大程度上提供ICE與商用MCU的無差別替換。Bond-out MCU是芯片設計公司為實現其商用MCU的仿真功能，將內部的數據、地址及控制總線連接到芯片封裝的引腳上，使得外部仿真邏輯可以監視和控制MCU內部的狀態。
[0004]基于bond-out MCU的在線仿真器的結構系統包括三部分:bond-out MCU、存儲用戶程序的SRAM及仿真監控電路。Bond-out MCU的數據、地址總線連接到SRAM，作為外部程序儲存器。同時數據、地址及控制總線連接到仿真監控電路，使ICE可以監視和控制bond-out MCU的運行狀態。與PC相連的通訊接口根據速度及成本可選用串口、并口或USB接口。Bond-out MCU從本質上將是商用MCU的一種擴展，它包括所有商用MCU上的I/O并提供給用戶使用，其電氣與時序上應保證與商用MCU對應引腳完全一致。
[0005]由于市場對MCU功能的要求總是不斷變化和升級，MCU應用的領域也不斷擴展，因此往往需要對最初的設計進行修改。基于OTP (One Time Programmable，一次性可編程)/MASK (掩膜)MCU仿真器設計的一種常見做法是，將用戶的待調試程序存儲在MCU外部主控板上的SRAM中，通過bond-out MCU的外部結構--仿真監控硬件(以下簡稱外部仿真邏輯)監視和控制仿真接口信號即bond-out的信號，來獲取MCU的狀態，進而實現仿真器單步(Step)、全速(Run)、斷點、跟蹤記錄已執行的程序(Trace)等功能。
[0006]這種非商用芯片專用于構成在線仿真器，當用戶程序在仿真器中調試完成后，編程到商用MCU芯片中，應用到用戶系統。
[0007]通過查閱資料，現有仿真器程序運行軌跡跟蹤(以下簡稱Trace)功能是采用MCU內部增加SRAM存儲單元的方式實現的。
[0008]Trace電路由存貯Trace內容的SRAM和Trace監控電路組成。Trace SRAM的數據總線與bond-out MCU地址總線并接，Trace SRAM的地址控制信號由Trace監控電路產生。在仿真器初始化時Trace SRAM的地址被設置為0，當用戶要求開始記錄已執行的程序，在每個指令周期中，Trace SRAM的地址自加一并將bond-out MCU地址寫入SRAM中。在PC要讀取Trace內容時，bond-out MCU依次執行過的程序地址被上載到PC端并對應列出該地址上的指令代碼。Trace的記錄長度受SRAM大小限制，當超出記錄長度時前面的數據會被覆蓋。
[0009]現有技術方案缺點:
[0010](I)仿真器Trace功能的實現完全依賴于仿真MCU內部的FIFO存儲模塊，一旦該模塊功能失效或因為某種考慮仿真MCU在設計之初沒有增加該模塊時，仿真器Trace功能將不復存在。
[0011](2)仿真器Trace功能模式單一，除了簡單的程序運行軌跡跟蹤，對斷點前后指定長度范圍內的程序指令的記錄就無能為力了。
【實用新型內容】
[0012]本實用新型的目的是克服了上述現有技術的缺點，提供了一種通過采用主控外置存儲電路和仿真芯片內置存儲電路兩種方式有效跟蹤記錄仿真器實際執行過的指令，以便調試狀態下查看程序運行軌跡，提高用戶程序開發或調試效率的兼備外置存儲電路和內置存儲電路的仿真裝置。
[0013]為了實現上述目的，本實用新型的兼備外置存儲電路和內置存儲電路的仿真裝置具有如下構成:
[0014]該兼備外置存儲電路和內置存儲電路的仿真裝置，其主要特點是，所述的裝置包括主控芯片、外置存儲電路和具有內置存儲電路的仿真芯片，其中，所述的主控芯片和所述的仿真芯片相互連接，所述的外置存儲電路分別與所述的主控芯片和所述的仿真芯片連接。
[0015]進一步地，所述的主控芯片和所述的外置存儲電路設置于主控板上，所述的具有內置存儲電路的仿真芯片設置于仿真板上，所述的主控板與所述的仿真板之間通過仿真控制接口連接。
[0016]更進一步地，所述的主控板還包括FLASH模塊、SRAM模塊、配置模塊和通訊接口，所述的FLASH模塊、所述的SRAM模塊、所述的配置模塊和所述的通訊接口分別與所述的主控芯片連接。
[0017]更進一步地，所述的外置存儲電路包括彼此相互連接的數據存儲器和由三態緩沖器組成的讀寫控制電路，且所述的數據存儲器連接所述的仿真芯片，所述的讀寫控制電路分別連接所述的主控芯片和所述的仿真芯片。
[0018]更進一步地，所述的內置存儲電路包括RAM存儲陣列、計數器、第一邏輯電路和第二邏輯電路，其中:
[0019]所述的第一邏輯電路的第一輸入端連接所述的主控芯片，所述的第一邏輯電路的第二輸入端連接所述的仿真芯片，所述的第一邏輯電路的輸出端連接所述的RAM存儲陣列的WE引腳；
[0020]所述的第二邏輯電路的第一輸入端連接所述的主控芯片，所述的第二邏輯電路的第二輸入端連接所述的仿真芯片，所述的第二邏輯電路的輸出端分別連接所述的計數器的輸入端和所述的RAM存儲陣列的T引腳；
[0021]所述的計數器的輸出端與所述的RAM存儲陣列的ADR引腳連接；
[0022]所述的RAM存儲陣列的DO引腳連接一個二選一開關的第一輸入端；
[0023]所述的仿真芯片內部的PC寄存器的輸出端分別連接所述的二選一開關的第二輸入端和所述的RAM存儲陣列的DI引腳；
[0024]所述的二選一開關的輸出端連接所述的主控芯片；
[0025]所述的RAM存儲陣列的CS引腳與一個復位電路連接。
[0026]更進一步地，所述的裝置還包括用戶仿真接口，所述的用戶仿真接口與所述的仿真芯片連接。
[0027]采用了本實用新型的兼備外置存儲電路和內置存儲電路的仿真裝置，利用主控外置FIFO存儲電路和仿真MCU內置FIFO存儲電路兩種方案共同實現仿真器的Trace功能，同時優化仿真器Trace功能的顯示模式，增加斷點前后程序指令顯示功能，該裝置具有的兩種方案相互補充，為用戶提供了快速定位、分析程序運行軌跡的效果，有助于提高程序調試或開發效率，實現程序從仿真器到商用MCU芯片的無縫轉移，故本實用新型具有以下效益:
[0028]1、本實用新型采用兩種方案，互為補充，使得仿真器Trace功能的實現較為靈活。
[0029]2、仿真MCU中內置FIFO存儲單元，電路結構簡單，成本低、功耗小，讀寫操作方便。數據容量的大小可根據需要彈性設計。
[0030]3、能夠實現不同申旲式的程序軌跡跟蹤功能，如:斷點肖U 2k顯不、斷點肖U后各Ik顯不O
【附圖說明】
[0031]圖1為本實用新型的兼備外置存儲電路和內置存儲電路的仿真裝置的結構示意圖。
[0032]圖2為本實用新型的外置存儲電路的結構圖。
[0033]圖3為本實用新型的內置存儲電路的結構圖。
【具體實施方式】
[0034]為了能夠更清楚地描述本實用新型的技術內容，下面結合具體實施例來進行進一步的描述。
[0035]在一種實施方式中，如圖1所示，為本實用新型的仿真裝置的結構示意圖，仿真裝置(又稱仿真器)硬件結構由主控板和仿真板組成，通過兩個雙排針插座上下相連，其中具體說明如下:
[0036](I)主控板
[0037]主控板用于實現對仿真芯片的仿真控制(包括地址總線、數據總線及控制信號)，其包括配置模塊和通訊接口，分別與所述的主控芯片連接。
[0038]板上有一片并行SRAM用于裝載用戶程序和設置斷點信息，一片并行FLASH用于實現脫機運行功能，分別與所述的主控芯片連接。
[0039]主控板上同時預留了外置FIFO電路的貼裝位置和用于連接仿真板的仿真控制接
□ O
[0040](2)仿真板
[0041]仿真板的核心是一顆矽科公司的通用MCU，該電路除了傳統芯片應有的功能外，內部增加了一個2K*16bit的FIFO (先進先出)數據緩存器，由RAM存儲陣列以及相應的控制電路實現，用于記錄仿真過程中運行過的程序地址。仿真板上還有電源接口以及仿真控制接口連接到主控板。
[0042]本實用新