多通道存儲器系統及相關功率管理方法
【專利說明】多通道存儲器系統及相關功率管理方法
[0001]優先權聲明
[0002]本申請主張在2014年11月03日提出申請的美國專利申請第14/530.837號的權利，且上述美國專利申請以引用方式并入本文中。
技術領域
[0003]本發明的所公開實施例涉及管理存儲器系統的功率消耗，且更具體而言，涉及一種利用不對稱通道頻率縮放以及/或者不對稱通道功率縮放的多通道存儲器系統及相關功率管理方法。
【背景技術】
[0004]隨著半導體技術的發展，越來越多的電路可被集成到單一芯片中。因此，片上系統(system on chip, SoC)具有許多需要訪問同一外部存儲器的內部電路塊，因此需要較高的存儲器帶寬。多通道存儲器可用來滿足存儲器帶寬的要求。此外，功率消耗是某些電子裝置(例如，移動裝置等)中的主要關注點。因為移動裝置是由具有有限容量的電池裝置進行供電，所以移動裝置需要在低功率便能進行正常工作。然而，一種典型的存儲控制器被設計成不管存儲器負載如何，控制多通道存儲器的所有通道以同一時鐘頻率進行工作。因此，所有通道以同一時鐘頻率進行工作的多通道存儲器將浪費能量。在最壞的情況下，存儲器系統的功率消耗可能占移動裝置在正常工作下的總功率消耗的很大部分。
[0005]因此，需要一種用于多通道存儲器的創新性的通道頻率縮放設計，從而可減少存儲器系統的功率消耗，并同時滿足所需存儲器帶寬的要求。
【發明內容】
[0006]根據本發明的實施例，本發明提出一種利用不對稱通道頻率縮放的多通道存儲器系統及相關功率管理方法來解決上述問題。
[0007]根據本發明的第一方面，公開一種實例性的多通道存儲器系統。所述實例性的多通道存儲器系統包括存儲裝置、多個通道、及控制電路。所述存儲裝置包括多個存儲器存儲空間。所述通道分別耦合到所述存儲器存儲空間，其中所述通道中的每一個通道均用以充當存儲器界面以獨立地訪問對應的存儲器存儲空間。所述控制電路分別用以控制所述通道上的時鐘的時鐘頻率。在同一時刻，所述通道包括至少第一通道及第二通道，且在同一時刻，所述第一通道以所述控制電路設定的第一時鐘頻率進行工作，而所述第二通道則以所述控制電路設定的第二時鐘頻率進行工作，且所述第二時鐘頻率不同于所述第一時鐘頻率。
[0008]根據本發明的第二方面，公開一種用于多通道存儲器系統的實例性的功率管理方法。所述多通道存儲器系統具有多個通道并具有存儲裝置，其中所述通道分別耦合到所述存儲裝置中的多個存儲器存儲空間，且所述通道中的每一個通道均用以充當存儲器界面以獨立地訪問對應的存儲器存儲空間。所述功率管理方法包括:在同一時刻，控制所述通道中的第一通道以第一時鐘頻率進行工作、并控制所述通道中的第二通道以不同于所述第一時鐘頻率的第二時鐘頻率進行工作。
[0009]本發明所提出的多通道存儲器系統與其功率管理方法，并不需要多個存儲器通道同時以同一時鐘頻率工作，所以多個存儲器通道之間不存在時鐘關系限制，從而使設計更具靈活性。
[0010]在閱讀以下對各圖及圖式中所例示的優選實施例的詳細說明之后，本發明的這些及其它目標無疑將對所屬領域的技術人員顯而易見。
【附圖說明】
[0011]圖1是例示根據本發明實施例的多通道存儲器系統的方框圖。
[0012]圖2是例示由圖1所示多通道存儲器系統使用的混合模式存儲器尋址設計的實例的示意圖。
[0013]圖3是例示由于頻率縮放而調整的一個通道的帶寬的示意圖。
[0014]圖4是例示由于頻率縮放而調整的另一通道的帶寬的示意圖。
【具體實施方式】
[0015]本說明書及權利要求書通篇中所用的某些用語指代特定部件。如所屬領域的技術人員可以理解的是，電子設備制造商可利用不同名稱來指代同一個部件。本文并非以名稱來區分部件，而是以功能來區分部件。在以下說明書及權利要求書中，用語“包括”是開放式的限定詞語，因此其應被解釋為意指“包括但不限于…”。另外，用語“耦合”旨在意指間接電連接或直接電連接。因此，當一個裝置耦合到另一裝置時，則這種連接可以是直接電連接或通過其他裝置及連接部而實現的間接電連接。
[0016]本發明的構思是使用不對稱通道頻率縮放(asymmetric channel frequencyscaling ；ACFS)方案來對每一存儲器通道獨立地執行動態頻率縮放。所提出的ACFS方案使多通道存儲器能夠在正常操作時支持高存儲器帶寬及低功率消耗。此外，根據所提出的ACFS方案并不需要多個存儲器通道同時以同一時鐘頻率工作，所以多個存儲器通道之間不存在時鐘關系限制，從而使設計更具靈活性。所提出ACFS方案的進一步的細節描述如下。
[0017]圖1是根據本發明實施例的多通道存儲器系統的方框圖。舉例而言(但本發明并不限于此)，多通道存儲器系統100可能是電子裝置(例如移動裝置)的一部分。多通道存儲器系統100用于服務于存儲器訪問請求，其包括讀取請求及寫入請求，所述存儲器訪問請求是從電子裝置(例如，移動電話、平板計算機、或可佩戴裝置)中的多個主裝置M。、Mn……、Mn發出的。在此實施例中，多通道存儲器系統100包括外部存儲仲裁器101、其中包括有多個存儲控制器(例如，兩個存儲控制器103_1及103_2)及可選擇的帶寬監測器108的控制電路102、多個通道(例如，兩個通道105_1及105_2)、及具有多個存儲器存儲空間(例如，兩個存儲器存儲空間107_1及107_2)的存儲裝置106。應注意，圖1中僅顯示了與本發明有關的電路組件。實際上，基于實際的設計考慮，多通道存儲器系統100可包括其它的額外電路組件。此外，存儲控制器的數目、通道的數目、及存儲器存儲空間的數目等于同一值，且可基于實際的設計考慮而加以調整。為清晰及簡單起見，以下使用雙通道存儲器系統來解釋本發明的技術特征。所屬領域的技術人員應容易理解，所提出的不對稱通道頻率縮放也可應用于N通道的存儲器系統，其中N>2。
[0018]因為同一存儲裝置106是被主裝置MtrMn共享的，所以多個主裝置(比如M1^SM D可能會同時發出存儲器訪問請求。因此，外部存儲仲裁器101用以對從多個主裝置發出的存儲器訪問請求進行仲裁。在此例子中，外部存儲仲裁器101根據電源電壓VDD3及時鐘CLK3工作，且可向控制電路102中的存儲控制器103_1及103_2輸出存儲器訪問請求中具有較高優先級的一個請求。
[0019]如圖1所示，通道105_1耦接在存儲控制器103_1與存儲器存儲空間107_1之間，而通道105_2耦接在存儲控制器103_2與存儲器存儲空間107_2之間。應注意，通道105_1及105_2中的每一個均用以充當存儲器界面以獨立地訪問對應的存儲器存儲空間。例如，存儲裝置106是低功率雙倍數據速率(low power double data rate ；LPDDR)的存儲裝置，且每一通道均是包括命令引腳、地址引腳、數據引腳等的完整LPDDR存儲器界面。另外，每一可獨立訪問的存儲器存儲空間均可包括一個或多個存儲器列(memory rank)。
[0020]在