層次lvs中的port歸納匹配方法

層次lvs中的port歸納匹配方法
【專利說明】層次LVS中的PORT歸納匹配方法 技術領域
[0001] 本發明屬于半導體集成電路自動化設計領域，主要涉及后端版圖設計（Layout)與 原理圖設計（Schematic) -致性檢查（LVS-LayoutVersusSchematic)技術。 【背景技術】
[0002] 版圖設計和驗證是集成電路設計流程中重要的一環，高效準確的驗證能夠有效地 提高集成電路設計的效率，極大降低設計失敗的風險，是集成電路在流片之前的最后一個 驗證環節。然而隨著工藝不斷的向著納米級發展，在超大規模乃至甚大規模集成電路設計 中，版圖規模急劇膨脹，Flat(打散）的版圖驗證方法開始漸漸不能應對這種甚大規模級別 的版圖驗證，層次版圖驗證方法的優點逐漸體現出來：利用版圖在設計過程中所具有層次 的特點，對多次重復出現的版圖單元只需驗證一次，減少冗余的驗證操作和運算，從而有效 提高計算效率。
[0003] 層次LVS驗證是版圖驗證中兩個最大的驗證環節之一，首先需要從版圖中提取出 層次網表，然后與原理圖的層次網表進行同構比較，這種比較基于網表層次，依次對各個單 元進行同構比較。相對于傳統的FlatLVS驗證方法，層次化LVS的思想就是利用原理圖和 版圖網表本身具有層次性的特點，減少重復比較，避免了在打散情況下，若一個單元被引用 了η次，則打散LVS要對這個單元的內容作η次比較，同樣的，若單元內有一個LVS錯，則打 散LVS對同一個錯會報η次等情況。由此可見，層次LVS比打散LVS充分利用了版圖數據 的層次化關系，在處理電路的規模、減少數據處理時間、減少內存占用、和減少錯誤結果數 量等諸方面有著極大的優越性。對規模超過百萬晶體管的集成電路設計優勢更加明顯。
[0004] 對于層次的LVS驗證，在理想情況下，按照拓撲或者反拓撲順序把所有單元依次 比較一次就能夠完成LVS比較，但是在實際中，單元中可能包含對稱電路導致PORT(端口)相 互可交換，或者單元實例的PIN(引腳)對稱連接造成無法一次性決定Layout與Schematic 的對應匹配關系，當出現類似情況時，層次LVS驗證通常會任意選定匹配關系或者多次循 環反復比較。快速高效地確定這種狀態下的PORT對應匹配關系，成為層次LVS通常需要重 點解決的問題。
[0005] 部分術語和簡寫的說明： 層次單元XXX-YYY:表示由Layout單元XXX和Schematic單元YYY所組成的層次單 元； 層次單元XXX:層次單元（XXX-XXX)的簡寫； PORT是一種特殊的線網，是單元中與外部環境連接的線網； PIN是PORT在父單元中的表現形式，子單元實例X引用單元SC，則每個SC的PORT就 是一個X的PIN，父單元中的線網通過PIN與子單元的PORT相連接； 匹配對（Nodel，Node2):表不Layout中Nodel與Schematic中Node2 匹配，Nodel和Node2可以是線網或者器件或者單元實例； 分組關系{(Nodel,Node2, · ·，Noden)，（_Nodel, _Node2,…，_Noden)}:表不Layout中 節點Node1，Node2,··，Noden與Schematic中 _Nodel, _Node2,…，_Noden不能確定具體的 一一對應的匹配關系，但由于對稱關系屬于同一組，即Layout中第i個節點Nodei有可能 與Schematic(_Nodel, _Node2,…，_Noden)中任何一個節點匹配，而不會與Schematic中 (_Nodel，_Node2, ..·，_Ν〇(1θη)以外的其他節點匹配。
【發明內容】

[0006] 本發明提供一種層次LVS中的PORT歸納匹配方法，能夠充分利用所有父單元中所 有子單元實例的PIN上連接關系，無論是已經確定匹配關系的PIN匹配對還是未匹配的多 個PIN線網組成的分組，均按照統一方法歸納整理出權重值給子單元，從而幫助子單元確 定其PORT的匹配或者分組關系，減少LVS層次驗證的循環迭代次數。
[0007] 本發明的主要思路有：充分利用所有父單元中所有子單元實例的PIN上連接關 系，歸納整理出權重值給子單元的PORT，從而幫助子單元確定其PORT的匹配或者分組關 系，對父單元和子單元的處理分別如下： (1) 對父層次單元，分別處理組成層次單元的Layout和Schematic單元，遍歷其中所 有子單元實例，對子單元實例的PIN上連接的每一個線網，依據線網自身獨有的某些特性 --歸納出一個權重值，累計到子單元對應的PORT上： 其中歸納的具體步驟為：對當前的子單元實例，依次遍歷PIN連接的線網，然后依據 線網自身獨有的某些特性計算出一個權重值并累計到子單元的對應PORT上； 其中權重值計算方法為： 對于已經匹配的Layout線網LayNetID和Schematic線網SouNetID，權重公式Wl=LayNetSig〈〈移位數 +SouNetSig,這里LayNetSig，SouNetSig分別是Layout線網 LayNetID和Schematic線網SouNetID獨有的特性，LayNetSig,SouNetSig可以是一個唯 一的編號，也可以是內存指針地址，能夠唯一代表該線網特性即可； 對于還處于未匹配狀態的線網，權重公式W2=GroupSig*GroupSig，這里GroupSig是線 網所在的分組唯一的編號或者內存指針地址； (2) 對子層次單元，遍歷所有未匹配的PORT分組，遍歷組中Layout和Schematic的 PORT并根據PORT各自的權重值，將具有相同權重值的PORT組成新的組，從而對PORT原來 所在的分組進行二次分組，縮小組的規模。
[0008] 最小的組中有且僅有一個版圖PORT和原理圖PORT，即為匹配對。
[0009] 【附圖說明】 圖1層次PORT歸納匹配流程圖 圖2 -個層次LVS實例 【具體實施方式】 【具體實施方式】，主要包括兩部分： (1)遍歷所有父層次單元，并分別按照以下步驟處理其Layout和Schematic單元： 依次遍歷本單元（Layout或Schematic)中的每一個子單元實例，對子單元SC的實例Xn，遍歷其PINi上連接的線網Nj，依據線網Nj自身獨有的某些特性歸納出一個權重值W， 并將權重值W累計到子單元SC對應的第i個PORT上，其中： 1. 1歸納的具體步驟為，對當前的子單元實例Xn，依次遍歷PINi連接的線網Nj，然后 依據線網Nj是否匹配分別采用不同的特性計算出一個權重值W并累計到子單元SC的第i 個PORT上，權重值計算方法為： 對于已經匹配的線網Nj，以及其匹配線網為Nk，按照Layout線網和Schematic線網 的順序，取線網各自的指針地址組成獨有特性對（LayNetSig，SouNetSig)，采用權重公式 Wl=LayNetSig〈〈 32 +SouNetSig計算，這里LayNetSig,SouNetSig可以是一個唯一的編 號，也可以是內存指針地址，移位數選擇32,也可以是其他整數值； 對于還處于未匹配狀態的線網Nj，將其所屬的組的指針地址GroupSig作為線網的獨 有特性，采用權重公式W2=GroupSig*GroupSig計算，當然GroupSig也可以是線網所在的分 組唯一編號； (2)對子層次單元，具體的實施步驟為： 2. 1遍歷所有未匹配的PORT分組； 2. 2對當前PORT所在的組G，遍歷組G中包含的Layout和Schematic的PORT; 2. 3根據父單元所歸納出的每個PORT各自的權重值，將G中具有相同權重值的PORT組 成新的組，這樣原來的組G可以被分裂成多個更小的組Gl，G2,…，Gk; 當分組小到一定程度，即有且僅有一個版圖PORT和