平臺中訪問實時時鐘的方法和裝置的制造方法
【技術領域】
[0001] 本發明涉及實時時鐘訪問技術，尤其涉及在平臺尤其是安全計算機平臺中訪問實 時時鐘的方法和裝置。
【背景技術】
[0002] 在高速鐵路等交通控制系統中，有一種保證列車安全運行的被稱為安全計算機的 核心設備。安全計算機具體實現列車運行的實時控制和安全防護，確保列車按照設計路線 和期望速度在允許的范圍內運行。為實現這一目標，安全計算機需要實時監控列車的運行 速度、當前位置、列車運行指令、系統內部狀態等運行參數。操作人員或系統維護調試人員 通過這些運行參數，能夠及時了解系統運行狀態和設備狀況，并以此給出后續的操控命令。
[0003] 安全計算機平臺是建立在計算機技術、通信技術、控制技術之上，符合IEC62425 安全完整性SIL4級的分布式網絡控制系統，具有高可靠性、高安全性、開放性、靈活性等特 點，主要包含以下關鍵技術：
[0004] 1.系統安全架構
[0005] 目前主流的系統安全架構有三取二、二乘二取二、二者的混合結構及派生結構。安 全架構包括為同步與表決技術、故障-安全技術等。
[0006] 2.安全I/O技術
[0007] 安全I/O技術實現方式較多，但其核心思想表現為：具有高覆蓋率的動態檢測（診 斷），故障后導向并保持在安全狀態。
[0008] 3.總線技術
[0009] 這部分主要體現系統的靈活性、擴展能力、響應能力，也體現了系統的可靠性與可 維護性。主要包括若干種實時以太網技術與現場總線技術。
[0010] 4.安全通信協議
[0011] 傳輸協議需滿足IEC62280標準，但實現方法可能多種多樣。
[0012] 5.軟件安全技術
[0013] 軟件安全技術需采用IEC62279相關規定，可能會采用不同的編碼技術與加密技 術。
[0014] 6.軌道信號解碼技術。
[0015] 安全計算機平臺中，實時時鐘信息提供年、月、日、時、分、秒、毫秒等信息。獨立實 時時鐘芯片提供實時時鐘信息，訪問實時時鐘芯片所使用的I2C總線。訪問實時時鐘芯片 時，由于I2C總線的物理干擾、訪問時序等原因，訪問可能失敗。訪問實時時鐘失敗導致的 處理方式根據系統安全性要求不同而不同。對于安全苛求高的系統，訪問實時時鐘失敗可 能會使整個系統宕機。能否在保證獲取指定精度內實時時鐘信息的前提下，降低實時時鐘 訪問失敗的概率成為一個待解決的技術問題。
[0016] 安全平臺的為軌道交通信號系統安全相關設備提供一個通用、安全并且可靠的硬 件和軟件應用開發平臺。在最終的信號應用（子）系統中，如車載ATP、計算機聯鎖（CI)、 列控中心/區域控制器等，都需要獲取實時時鐘信息。安全平臺主機插件中有物理獨立的 實時時鐘芯片，訪問此物理實時時鐘芯片使用I2C總線，由于應用環境復雜，外部干擾可能 引起訪問實時時鐘失敗。目前，對于訪問實時時鐘失敗后的通常做法是重新訪問（限定時 間或次數內連續訪問），這樣做的后果很可能一直不能訪問成功（I2C總線，或實時時鐘芯 片一直處于錯誤的通信時序狀態，此時應對總線或實時時鐘芯片進行重置。重置需要時間 開銷，對于時間響應要求高的應用系統，此時間開銷不會被接受）。
【發明內容】
[0017] 以下給出一個或多個方面的簡要概述以提供對這些方面的基本理解。此概述不是 所有構想到的方面的詳盡綜覽，并且既非旨在指認出所有方面的關鍵性或決定性要素亦非 試圖界定任何或所有方面的范圍。其唯一的目的是要以簡化形式給出一個或多個方面的一 些概念以為稍后給出的更加詳細的描述之序。
[0018] 本發明的目的在于解決上述問題，提供了一種平臺中訪問實時時鐘的方法和裝 置，降低了平臺主機插件軟件訪問實時時鐘芯片失敗的概率。
[0019] 本發明的技術方案為：本發明揭示了一種平臺中訪問實時時鐘的方法，包括：
[0020] 在平臺運行期間，將對實時時鐘的訪問限制在只有在一個運行周期的開始時刻才 允許被訪問；
[0021] 若實時時鐘訪問成功則間隔設定的時間段后再次訪問；
[0022] 若實時時鐘訪問失敗則在平臺的下一個運行周期的開始時刻進行至少一次的重 新訪問，當重試訪問超出設定的允許時間范圍則判定訪問實時時鐘故障。
[0023] 根據本發明的平臺中訪問實時時鐘的方法的一實施例，當判定訪問實時時鐘故障 后，對I2C總線及實時時鐘芯片進行復位操作。
[0024] 根據本發明的平臺中訪問實時時鐘的方法的一實施例，在平臺的一個運行周期 內，通過訪問實時時鐘對應的晶振計時來計算實時時間信息。
[0025] 根據本發明的平臺中訪問實時時鐘的方法的一實施例，其特征在于，所述平臺包 括安全計算機平臺或者列車運行監控系統。
[0026] 本發明還揭示了一種平臺中訪問實時時鐘的裝置，包括：
[0027] 實時時鐘訪問限制模塊，在平臺運行期間，將對實時時鐘的訪問限制在只有在一 個運行周期的開始時刻才允許被訪問；
[0028] 訪問成功處理模塊，若實時時鐘訪問成功則間隔設定的時間段后再次訪問；
[0029] 訪問失敗處理模塊，若實時時鐘訪問失敗則在平臺的下一個運行周期的開始時刻 進行至少一次的重新訪問，當重試訪問超出設定的允許時間范圍則判定訪問實時時鐘故 障。
[0030] 根據本發明的平臺中訪問實時時鐘的裝置的一實施例，裝置還包括：
[0031] 復位模塊，當判定訪問實時時鐘故障后，對I2C總線及實時時鐘芯片進行復位操 作。
[0032] 根據本發明的平臺中訪問實時時鐘的裝置的一實施例，裝置還包括：
[0033] 晶振計時模塊，在平臺的一個運行周期內，通過訪問實時時鐘對應的晶振計時來 計算實時時間信息。
[0034] 根據本發明的平臺中訪問實時時鐘的裝置的一實施例，其特征在于，所述平臺包 括安全計算機平臺或者列車運行監控系統。
[0035] 本發明對比現有技術有如下的有益效果：本發明通過設計訪問實時時鐘的策略， 亦即，設計對實時時鐘的訪問限制以及在訪問失敗時的處理規則，有效降低了實時時鐘出 錯的概率。
【附圖說明】
[0036] 圖1示出了本發明的平臺主機插件中實時時鐘芯片與處理器的連接示意圖。
[0037] 圖2示出了本發明的訪問實時時鐘的時序圖。
[0038] 圖3示出了本發明的訪問實時時鐘失敗的情況示意圖。
[0039] 圖4示出了本發明的平臺中訪問實時時鐘的方法的較佳實施例的流程圖。
[0040] 圖5示出了本發明的平臺中訪問實時時鐘的裝置的較佳實施例的原理圖。
【具體實施方式】
[0041 ] 在結合以下附圖閱讀本公開的實施例的詳細描述之后，能夠更好地理解本發明的 上述特征和優點。在附圖中，各組件不一定是按比例繪制，并且具有類似的相關特性或特征 的組件可能具有相同或相近的附圖標記。
[0042] 本發明的平臺中訪問實時時鐘的方法和裝置可應用于安全計算機平臺以及列車 運行監控系統（LKJ)中。以下以安全計算機平臺為例來說明。
[0043] 在本發明的實施例中，安全計算機平臺主機插件中實時時鐘芯片（RealClk)、晶振 芯片（SysTick)以及處理器（CPU)之間的關系如圖1所示，處理器可以訪問實時時鐘芯片 以獲取時間信息，同時處理器可通過晶振進行時間計數。在本發明中，例如設定晶振的頻率 以獲取毫秒級計數。
[0044] 本發明的安全計算機平臺中訪問實時時鐘的方法的較佳實施例的流程請參見圖 4,首先，在安全計算機平臺的運行期間，將對實時時鐘的訪問限制在只有在一個運行周期 的開始時刻才允許被訪問。若實時時鐘訪問成功則間隔設定的時間段后再次訪問。若實時 時鐘訪問失敗則在平臺的下一個運行周期的開始時刻進行至少一次的重新訪問，當重試訪 問超出設定的允許時間范圍則判定訪問實時時鐘故障。
[0045] 其中，對于實時時鐘的訪問的限定，請同時參見圖2,實時時鐘只有在平臺的一個 運行周期的開始時刻才允許訪問（如圖2中的Rn所示），而且實時時鐘訪問成功后必須間 隔一段時間ΛR(如圖2中的才能訪問（如圖2中的Rn+1所示）。
[0046] 其中，對于實時時鐘訪問不成功的處理，是在平臺的下一個運行周期開始的時刻 (如圖3中的Rn所示）進行重新訪問，設定允許再次重試訪問的總時間長度ΛTry，當重試 訪問超出允許時間范圍則判定訪問時鐘故障。
[0047] 而且，在訪問失敗而后判定訪問時鐘故障后，可以對I2C總線及實時時鐘芯片進 行復位操作。
[0048] 對于一個平臺運行周期中，訪問實時時鐘是通過內部計時來實現的。假設第η次 訪問實時時鐘得到的實時時鐘信息為αη，且第η次訪問實時時鐘時對應的晶振計時為