半導體器件和包括半導體器件的半導體系統的制作方法
【專利說明】半導體器件和包括半導體器件的半導體系統
[0001]相關申請的交叉引用
[0002]本申請要求2014年8月28日提交的申請號為10-2014-0113490的韓國專利申請的優先權，其全部內容通過引用合并于此。
技術領域
[0003]本公開的實施例總體而言涉及包括半導體器件的半導體系統。
【背景技術】
[0004]將高容量存儲器和控制器置入同一封裝體的一些封裝技術包括SiP(系統級封裝)封裝技術和CoC(芯片上芯片)封裝技術。SiP封裝技術采用其中芯片經由引線接合而電耦接的機制。CoC封裝技術對于以下情況最有利:實現存儲器的高度集成，以及實現存儲器和控制器之間的高速操作。這是因為存儲器和控制器經由微凸焊盤將包括數據的信號向彼此傳送。
[0005]由于微凸焊盤的直徑可以僅幾十微米，所以諸如電阻、電感以及寄生電容等的特性低。因而，這些特性可以更容易地增大操作頻率。因此，可以通過增大微凸焊盤的數量的方法來容易地改善數據的傳送速度。在CoC封裝技術中，微凸焊盤形成在存儲器和控制器上。由于形成在存儲器和控制器上的微凸焊盤彼此電耦接，所以存儲器和控制器形成作為一個芯片。
[0006]在半導體器件中，為了確保緩沖器(數據經其被輸入和輸出)或驅動器的性能，可以執行數據輸入/輸出測試。在針對使用CoC封裝技術的半導體器件和半導體系統執行測試的情況下，數據可以經由微凸焊盤被輸入和輸出。
【發明內容】
[0007]在一個實施例中，一種半導體系統可以包括包括有第一焊盤組的第一半導體器件。半導體系統可以包括第二半導體器件，第二半導體器件包括與第一焊盤組電耦接的第二焊盤組和用于來自第三半導體器件的信號輸入以及至第三半導體器件的信號輸出的第三焊盤組。第二半導體器件可以包括選擇性轉接單元(selective transfer unit)，選擇性轉接單元配置成響應于測試模式使能信號而將第三焊盤組電耦接至第一焊盤組或電耦接至配置成電耦接至第一焊盤組的接口單元。
[0008]在一個實施例中，半導體系統可以包括第一半導體器件，第一半導體器件包括第一焊盤組。半導體系統可以包括第二半導體器件，第二半導體器件包括與第一焊盤組電耦接的第二焊盤組和用于從第三半導體器件的信號輸入或向第三半導體器件的信號輸出的第三焊盤組。第二半導體器件可以包括接口單元，接口單元被配置成檢測相位信息信號且將相位信息信號輸出至第三焊盤組，相位信息信號包括關于經由第三焊盤組輸入的第一接口信號和第二接口信號的相位差的信息。
[0009]在一個實施例中，半導體系統可以包括第一半導體器件，第一半導體器件包括第一焊盤組，且被配置成輸出數據和數據選通信號。半導體系統可以包括第二半導體器件，第二半導體器件包括與第一焊盤組電耦接的第二焊盤組和用于從第三半導體器件的信號輸入以及向第三半導體器件的信號輸出的第三焊盤組。第二半導體器件可以包括接口單元，接口單元配置成接收數據和數據選通信號、與數據選通信號或外部數據選通信號同步地從數據產生內部數據、且將內部數據輸出至第三焊盤組。
【附圖說明】
[0010]圖1是說明表示根據一個實施例的半導體系統的配置的實例的框圖；
[0011]圖2是說明表示根據一個實施例的半導體系統的配置的實例的框圖；
[0012]圖3是說明表示根據一個實施例的半導體系統的配置的實例的框圖；
[0013]圖4是說明表示根據一個實施例的半導體系統的配置的實例的框圖；
[0014]圖5是說明表示根據一個實施例的半導體系統的配置的實例的框圖；
[0015]圖6是說明表示在圖5中所示的終止單元的實例的電路圖；
[0016]圖7是表示輔助解釋在圖6中所示的終止單元的操作的時序圖的實例；
[0017]圖8說明表示使用根據以上參照圖1至圖7討論的實施例的半導體系統和/或半導體器件的系統的實例的框圖。
【具體實施方式】
[0018]在下文中，以下將通過實施例的各種實例參照附圖描述半導體器件和包括該種半導體器件的半導體系統。
[0019]各種實施例可以涉及能能夠測試包括微凸焊盤的半導體器件的接口特性的半導體系統。
[0020]參見圖1，根據一個實施例的半導體系統可以包括第一半導體器件11、第二半導體器件12和第三半導體器件13。第一半導體器件11可以包括第一焊盤組112。第一焊盤組可以配置有第一焊盤110和第二焊盤111。第一半導體器件11可以接收命令CMD。第二半導體器件12可以包括第二焊盤組122、第三焊盤組126、選擇性轉接單元127和接口單元128。第二焊盤組122可以配置有第三焊盤120和第四焊盤121。第三焊盤組126可以配置有第五焊盤123、第六焊盤124和第七焊盤125。第一焊盤組112可以與第二焊盤組122電耦接。第二半導體器件12經由第三焊盤組126將信號輸出至第三半導體器件13或自第三半導體器件13輸入信號。第一焊盤110、第二焊盤111、第三焊盤120和第四焊盤121可以通過微凸焊盤實現。
[0021]選擇性轉接單元127響應于測試模式使能信號TM_EN而將第五焊盤123和第六焊盤124電親接至接口單元128、或將第五焊盤123和第六焊盤124電親接至第一焊盤110和第二焊盤111。測試模式使能信號TM_EN可以在進入測試模式的情況下使能。選擇性轉接單元127在進入測試模式的情況下將第五焊盤123和第六焊盤124電耦接至接口單元128，以及在未進入測試模式的情況下將第五焊盤123和第六焊盤124電耦接至第一焊盤110和第二焊盤111。
[0022]在測試模式下，接口單元128經由第五焊盤123和第六焊盤124被輸入第一接口信號和第二接口信號(未示出)。接口單元128將關于第一接口信號和第二接口信號的相位差的信息輸出至第七焊盤125。接口單元128將第一接口信號和第二接口信號經由第一焊盤組112和第二焊盤組122傳送至第一半導體器件11。第一接口信號和第二接口信號中的每個可以被設置成包括命令、地址、數據、時鐘和數據選通信號中的一種。以下將參照圖2至圖4描述這種接口單元128的配置和操作。
[0023]接口單元128在測試模式下經由第一焊盤組112和第二焊盤組122從第一半導體器件11接收數據(未示出)和數據選通信號(未示出)。接口單元128同步于數據選通信號或外部數據選通信號(未示出)而從所述數據中產生內部數據。接口單元128經由第三焊盤組126將產生的內部數據輸出至第三半導體器件13。外部數據選通信號經由第三焊盤組126自第三半導體器件13輸入。以下將參照圖5至圖7來描述這種接口單元128的配置和操作。
[0024]參見圖2，根據一個實施例的半導體系統可以包括第一半導體器件21、第二半導體器件22和第三半導體器件23。第一半導體器件21配置有第一焊盤210、第二焊盤211、命令/地址接收(CARX)單元212和時鐘接收(CLKRX)單元213。第二半導體器件22可以包括第三焊盤220、第四焊盤221和第五焊盤222。第二半導體器件22可以包括第六焊盤223、第七焊盤224和命令/地址(CA)輸入單元225。第二半導體器件22可以包括時鐘(CLK)輸入單元226和相位檢測單元227。第二半導體器件22可以包括命令/地址傳送(CATX)單元228和時鐘傳送(CLKTX)單元229。第一焊盤210和第三焊盤220電耦接，以及第二焊盤211和第四焊盤221電耦接。第一焊盤210、第二焊盤211、第三焊盤220和第四焊盤221可以通過微凸焊盤實現。
[0025]命令/地址輸入單元225經由第五焊盤222被施加來自第三半導體器件23的命令/地址CA，且產生內部命令/地址ICA。時鐘輸入單元226經由第六焊盤223被施加來自第三半導體器件23的時鐘CLK，且產生內部時鐘ICLK。相位檢測單元227檢測內部命令/地址ICA和內部時鐘ICLK的相位差，且產生相位信息信號PD_INF0。相位檢測單元227經由第七焊盤224將相位信息信號PD_INF0輸出至第三半導體器件23。命令/地址接收單元212經由第一焊盤210和第三焊盤220接收從命令/地址傳送單元228傳送的內部命令/地址ICA。時鐘接收單元213經由第二焊盤211和第四焊盤221接收從時鐘傳送單元229傳送的內部時鐘ICLK。
[0026]在如上配置的半導體系統中，當命令/地址CA和時鐘CLK經由第二半導體器件22施加至第一半導體器件21時，命令/地址CA和時鐘CLK之間的時序差可以被檢測到且被校正。第三半導體器件23通過在固定時鐘CLK的輸入時序的同時順序改變命令/地址CA的輸入時序來將命令/地址CA施加至第二半導體器件22。根據一個實施例，第三半導體器件23可以以下方式實現:其通過在固定命令/地址CA的輸入時序的同時順序改變時鐘CLK的輸入時序來將時鐘CLK施加至第二半導體器件22。第二半導體器件22產生包括關于時鐘CLK和命令/地址CA的相位差的信息的相位信息信號PD_INF0，且將相位信息信號PD_INFO施加至第三半導體器件23。第三半導體器件23可以基于相位信息信號PD_INF0來檢測且校正時鐘CLK和命令/地址CA的相位差。例如，第三半導體器件23可以以與時鐘CLK的輸入時序相比延遲-0.15tck、-0.ltck、0tck、0.ltck和0.15tck的輸入時序將命令/地址CA施加至半導體器件22。在其中在第二半導體器件22中產生的相位信息信號PD_INF0在-0.ltck處電平轉換的實例中，第三半導體器件23可以檢測到:命令/地址CA的輸入時序早于時鐘