一種混合內(nèi)存的硬件實現(xiàn)系統(tǒng)及方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及存儲器領(lǐng)域，尤其涉及一種混合內(nèi)存的硬件實現(xiàn)系統(tǒng)及方法。
【背景技術(shù)】
[0002]在過去幾十年，動態(tài)隨機存儲器(Dynamic Random Access Memory, DRAM)成本隨著摩爾定律不斷降低。但隨著特征尺寸越來越小，芯片對功耗的要求越來越高，由于DRAM存儲電容漏電因此每隔一段時間就必須刷新一次，刷新功耗越來越大，圖1為現(xiàn)有技術(shù)中DRAM刷新功耗的比重及趨勢示意圖，如圖1所示，DRAM刷新功耗隨著DRAM容量的增加而進一步增加。DRAM的刷新周期是由其存儲單元中電荷的保持時間決定的。
[0003]圖2a_2b為現(xiàn)有技術(shù)中DRAM保持時間分布示意圖；其中圖2a為整體分布預(yù)覽圖，圖2b為尾段分布圖，保持時間分布主要包括兩部分，一部分是主要分布區(qū)(maindistribut1n)，另一部分為尾端分布區(qū)(tail distribut1n)，示意圖如圖2a_2b所示。圖中可以看出，大多數(shù)存儲單元的保持時間可以達到Is甚至更長時間，而只有不足1%的存儲單元分布在尾端，它們的保持時間低于ls，甚至不到100ms。然而決定DRAM刷新時間的恰恰是分布在尾端的保持數(shù)據(jù)能力最差的存儲單元(tail bit) ο目前，DRAM存儲芯片的刷新周期為64ms，128ms，256ms等。刷新操作不僅會產(chǎn)生刷新功耗，同時也會降低DRAM性能，因為執(zhí)行刷新操作時系統(tǒng)是不能夠?qū)RAM進行訪問的。
[0004]圖3為現(xiàn)有技術(shù)中一種混合DRAM結(jié)構(gòu)示意圖，目前有一種提高刷新周期的方法就是采用混合內(nèi)存的方式，添加非易失性的新型存儲器，如圖3所示。在DRAM非繁忙狀態(tài)下將存儲在DRAM尾端分布區(qū)的存儲單元中的數(shù)據(jù)轉(zhuǎn)移至新型存儲器中，然后提高DRAM刷新周期，從而能夠大大降低DRAM的刷新功耗，提高DRAM的性能。
[0005]這種技術(shù)方案還有許多問題沒有解決，比如當(dāng)內(nèi)存控制器向混合內(nèi)存請求數(shù)據(jù)時，發(fā)送了一個地址到混合內(nèi)存，混合內(nèi)存如何確定該地址所對應(yīng)的數(shù)據(jù)是存儲在NCM中，還是存儲在DRAM中，NCM的物理地址與DRAM的物理地址又是如何實現(xiàn)映射的，這都是添加NCM存儲的技術(shù)漏洞。
【發(fā)明內(nèi)容】
[0006]針對現(xiàn)有技術(shù)中NCM實現(xiàn)混合內(nèi)存存在的漏洞，本發(fā)明提供了一種一種混合內(nèi)存的硬件實現(xiàn)系統(tǒng)及方法，提升DRAM陣列的刷新周期，降低刷新功耗。
[0007]本發(fā)明采用如下技術(shù)方案:
[0008]—種混合內(nèi)存的硬件實現(xiàn)系統(tǒng)，所述硬件實現(xiàn)系統(tǒng)包括:
[0009]N個DRAM存儲器，按照DRAM存儲單元保持時間將所述DRAM存儲器劃分為主要分布區(qū)和尾端分布區(qū)，N為正整數(shù)；
[0010]至少一個NCM存儲器，與所述DRAM存儲器連接，能夠替代存儲所述DRAM存儲器中的尾端分布區(qū)存儲的數(shù)據(jù)；
[0011 ] 地址查找轉(zhuǎn)換模塊，分別與所述DRAM存儲器、所述NCM存儲器連接，且所述地址查找轉(zhuǎn)換模塊中預(yù)存包括所述DRAM存儲器中尾端分布區(qū)存儲數(shù)據(jù)的地址信息以及與之對應(yīng)的NCM存儲器中用以替代存儲所述DRAM存儲器中尾端分布區(qū)數(shù)據(jù)的地址信息；
[0012]控制模塊，與所述地址查找轉(zhuǎn)換模塊連接，以獲取并根據(jù)所述地址信息與所述地址映射關(guān)系判斷所述系統(tǒng)數(shù)據(jù)的輸出通路的來源，且所述控制模塊根據(jù)所述輸出通路的來源生成并輸出控制信號；
[0013]多路選擇器，分別與所述控制模塊、所述DRAM存儲器、所述NCM存儲器連接，接收并根據(jù)所述控制信號選擇數(shù)據(jù)進行輸出。
[0014]優(yōu)選的，所述NCM存儲器為N個，每一個所述DRAM存儲器均與一個所述NCM存儲器連接。
[0015]優(yōu)選的，所述硬件實現(xiàn)包括:
[0016]邏輯檢測模塊，與所述DRAM存儲器連接，定期檢測并確定所述DRAM存儲器尾端分布區(qū)與所述主要分布區(qū)的保持時間界限，同時判斷位于DRAM存儲器中所述尾端分布區(qū)存儲數(shù)據(jù)的地址信息。
[0017]優(yōu)選的，所述地址查找轉(zhuǎn)換模塊包括:
[0018]DRAM地址存儲陣列，存儲有所述DRAM存儲器中被替代的尾端分布區(qū)存儲數(shù)據(jù)的地址信息；
[0019]NCM地址存儲陣列，存儲有替代所述DRAM存儲器中尾端分布區(qū)存儲數(shù)據(jù)的NCM存儲器的地址信息。
[0020]優(yōu)選的，所述系統(tǒng)還包括:
[0021]查找數(shù)據(jù)寄存器，與所述DRAM地址存儲陣列連接，以及
[0022]當(dāng)需要在所述地址查找轉(zhuǎn)換模塊中實現(xiàn)DRAM地址查找時，將所述DRAM地址輸入至所述查找數(shù)據(jù)寄存器，所述查找數(shù)據(jù)寄存器將所述DRAM地址轉(zhuǎn)化為匹配數(shù)據(jù)線，于所述存儲陣列中進行逐一匹配。
[0023]優(yōu)選的，所述系統(tǒng)還包括:
[0024]讀出感應(yīng)放大器，分別與所述DRAM地址存儲陣列、所述控制模塊連接，以及
[0025]所述讀出感應(yīng)放大器根據(jù)匹配的結(jié)果讀出匹配數(shù)據(jù)。
[0026]優(yōu)選的，所述系統(tǒng)還包括:所述讀出感應(yīng)放大器通過讀匹配線的結(jié)果判斷所述DRAM地址存儲陣列中是否存在匹配的所述DRAM地址。
[0027]優(yōu)選的，所述系統(tǒng)還包括:
[0028]譯碼器，分別與所述讀出感應(yīng)放大器、所述NCM地址存儲陣列、所述控制模塊連接，以及
[0029]當(dāng)所述DRAM地址存儲陣列中存在相匹配的所述DRAM地址的時候，譯碼器對所述匹配的數(shù)據(jù)進行譯碼并轉(zhuǎn)化為所述NCM地址存儲陣列的地址。
[0030]一種混合內(nèi)存的硬件實現(xiàn)方法，所述硬件實現(xiàn)方法包括:
[0031]步驟S1:發(fā)送數(shù)據(jù)請求分別至DRAM存儲器、地址查找轉(zhuǎn)換模塊；
[0032]步驟S2:所述地址查找轉(zhuǎn)換模塊接收所述數(shù)據(jù)請求的物理地址，并判斷所述請求數(shù)據(jù)的物理地址是否存在于所述地址查找轉(zhuǎn)換模塊中的DRAM地址列表；若是，則執(zhí)行步驟S3，若不是，則執(zhí)行步驟S4。
[0033]步驟S3:控制模塊產(chǎn)生控制信號并發(fā)送至多路選擇器，多路選擇器根據(jù)所述控制信號選擇于NCM存儲器的數(shù)據(jù)進行輸出，并將匹配的DRAM地址對應(yīng)的NCM物理地址發(fā)送至NCM存儲器中。
[0034]步驟S4:控制模塊將所述DRAM存儲器中讀取的數(shù)據(jù)經(jīng)所述多路選擇器輸出至數(shù)據(jù)總線上。
[0035]優(yōu)選的，所述硬件實現(xiàn)方法還包括:
[0036]步驟S31:于步驟S3之后，所述NCM存儲器根據(jù)所述NCM物理地址讀取數(shù)據(jù)，并將讀取的數(shù)據(jù)經(jīng)多路選擇器輸出至數(shù)據(jù)總線。
[0037]本發(fā)明的有益效果是:
[0038]本發(fā)明提出了一種混合內(nèi)存的具體硬件實現(xiàn)方法，通過地址查找轉(zhuǎn)換表來存儲DRAM地址和NCM地址的映射關(guān)系，通過查找結(jié)果控制數(shù)據(jù)輸出來自DRAM或NCM。本發(fā)明這種硬件實現(xiàn)方法對混合內(nèi)存的性能影響非常小，但卻可以獲得DRAM陣列的刷新周期的提升，降低刷新功耗。
【附圖說明】
[0039]圖1為現(xiàn)有技術(shù)中DRAM刷新功耗的比重及趨勢示意圖；
[0040]圖2a_2b為現(xiàn)有技術(shù)中DRAM保持時間分布示意圖；
[0041]圖3為現(xiàn)有技術(shù)中一種混合DRAM結(jié)構(gòu)示意圖；
[0042]圖4a_4b為本發(fā)明兩種混合內(nèi)存結(jié)構(gòu)實施例一的示意圖；
[0043]圖5a_5b為本發(fā)明混合內(nèi)存的硬件實現(xiàn)結(jié)構(gòu)圖；
[0044]圖6為本發(fā)明采用TCAM或CAM實現(xiàn)地址查找轉(zhuǎn)換表的結(jié)構(gòu)示意圖；
[0045]圖7為本發(fā)明一種混合內(nèi)存的硬件實現(xiàn)方法實施例二的示意圖；
[0046]圖8為本發(fā)明混合內(nèi)存的訪問流程示意圖。
【具體實施方式】
[0047]需要說明的是，在不沖突的情況下，下述技術(shù)方案，技術(shù)特征之間可以相互組合。
[0048]下面結(jié)合附圖對本實用新型的【具體實施方式】作進一步的說明:
[0049]實施例一
[0050]圖4a_4b為本實施例兩種混合內(nèi)存結(jié)構(gòu)實施例一的示意圖，本實施例提出了一種混合內(nèi)存的具體硬件實現(xiàn)方式。本實施例這種混合內(nèi)存包括傳統(tǒng)的DRAM存儲區(qū)和新型存儲器(NCM)區(qū)，所述DRAM存儲區(qū)與NCM存儲區(qū)的最小存取位寬應(yīng)保持一致，例如目前對DRAM 一次讀取操作可以讀出64位數(shù)據(jù)，那么對NCM —次讀取操作也應(yīng)該讀出64位數(shù)據(jù)。一般內(nèi)存都會由多個DRAM芯片組成從而可以并行處理，加快DRAM存取速度和增加數(shù)據(jù)帶寬。
[