納米工藝下多級門控時鐘網絡優化方法
【技術領域】
[0001] 本發明屬于電子技術領域，具體涉及一種納米工藝下多級門控時鐘網絡優化方 法。
【背景技術】
[0002] 納米工藝下，晶體管特征尺寸的降低對制造工藝提出更加苛刻的要求，以前可以 忽略的各種效應日漸突出，其中工藝、電壓和溫度對芯片的性能、功能和穩定性的影響越來 越明顯。為保證制造出來的芯片能適應各種工作環境，需要在設計過程中就把可能造成的 影響考慮進去，即在進行靜態時序分析時考慮工藝、電壓和溫度對單元和互連線延時的影 響，具體操作過程中主要分兩部分進行考慮：
[0003] (1)片上誤差（OCV，on-chipvariation)
[0004] 片上誤差是指由于工藝、電壓和溫度的變化，導致芯片上輸入信號翻轉時間和負 載都相同的單元其延時卻不同。片上誤差對時鐘路徑和數據路徑上的單元有著相同的影 響，在靜態時序分析時為了分析和建模方便，將片上誤差帶來的影響引入到時鐘路徑上，由 此增加了時鐘偏差。
[0005] (2)多模式多端角（MMMC，multi-modemulti-corner)
[0006] 不同的工藝和環境下金屬的電容和電阻不盡相同，進而影響抽參結果，導致單元 及互連線延時不同。為保證芯片在不同的環境下都能正常工作，在設計過程中通常會設置 不同的分析模式和端角來涵蓋芯片所有可能的工作環境，保證芯片在所有模式和端角下都 能達到時序收斂，這種分析方法即多模式多端角。
[0007] 考慮片上誤差以及多模式多端角的分析方法增加了時鐘偏差及其不確定性，進而 嚴重制約著時序的收斂，這就對芯片的時鐘樹綜合提出更加苛刻的要求。由分析可知，增加 時鐘公共路徑所占比重可以很好的減小時鐘偏差及其不確定性，因此現今的時鐘樹綜合時 希望盡量的增加時鐘公共路徑所占比重。然而在低功耗設計中采用的門控時鐘技術，在時 鐘路徑上添加了大量的門控時鐘來關閉不需要工作的時序單元，這就大大降低了時鐘公共 路徑所占比重。設計的門控時鐘級數越多，時鐘公共路徑所占比重越少，時鐘偏差及其不確 定性繼續惡化，時序更加難以收斂。
[0008] 宋衛衛等人提出的F_M算法，通過復制細粒度門控時鐘，對含多級門控時鐘的時 鐘路徑進行重組，在一定程度上增加了時鐘上公共路徑所占比重，但是對于含粗粒度門控 時鐘結構效果不太明顯。
[0009] SiongKiongTeng在IEEE上發表的"RegionalClockGateSplittingAlgorithm forClockTreeSynthesis"提出通過復制門控時鐘，減少門控時鐘的扇出，這樣縮短了門 控時鐘到其控制的時鐘葉節點之間的本地時鐘樹的邏輯級數，減少了時鐘非公共路徑所占 比重，進而增加了時鐘公共路徑所占比重。該方法適用于一級門控時鐘的設計，對于多級門 控時鐘效果不明顯。
[0010] 楊正強提出采用網狀時鐘結構進行時鐘樹綜合，時鐘根節點到時鐘網格部分為整 個時鐘樹的公共路徑，這部分所占比重非常可觀，可以大大減少時鐘偏差及其不確定性。然 而網狀時鐘結構同樣只適用于無門控時鐘或只有一級門控時鐘的比較簡單的時鐘結構。 [0011] 以上方法均不同程度的增加了時鐘公共路徑所占比重，但是其只適用于結構單一 的時鐘結構，對于多級門控時鐘的設計效果有限。然而隨著微電子產業的發展，多級門控時 鐘的設計越來越普遍，如何減少這類設計的時鐘偏差及其不確定性變得越來越棘手。
【發明內容】
[0012] 為解決上述技術問題，優化多級門控時鐘網絡，增加時鐘公共路徑所占比重，進而 減小時鐘偏差及其不確定性，本發明所提出的技術方案如下：
[0013] -種納米工藝下多級門控時鐘網絡優化方法，設門控時鐘網絡中共有N級門控時 鐘，第η級中有Kn個門控時鐘單元，η取值1，2,…，N，N為自然數，分別對η大于1級的門 控時鐘單元進行降級處理，包括以下步驟：
[0014] (1)找出電路中所有的第2級門控時鐘單元，共Κ2個；
[0015] (2)對第2級中的K/h門控時鐘單元，斷開其時鐘端，分別連接至時鐘根節點；
[0016] (3)對第2級中的1(2個門控時鐘單元，根據其電平觸發類型（高電平觸發或者低 電平觸發），在其使能端添加相應的邏輯門組；將原電路中的使能信號連接至邏輯門組的 輸入端，邏輯門組的輸出端連接門控時鐘單元的輸入端；
[0017] (4)將步驟（3)中添加的K2個邏輯門組進行合并，即完成將第2級門控時結構鐘 合并到第1級門控時鐘結構；
[0018] (5)重復步驟⑴至步驟⑷的操作過程，依次將第3、4、…、Ν級門控時鐘結構 合并至第1級門控時鐘結構中，即完成對門控時鐘網絡的優化。
[0019] 進一步地，所述邏輯門組的構成如下：
[0020] 門控時鐘單元包括高電平觸發和低電平觸發兩類，用邏輯門和反相器的組合來實 現邏輯門組。對于高電平觸發門控時鐘單元，將其使能信號直接連接到與門的輸入端；與門 的輸出端即邏輯門組的輸出端，連接到該門控時鐘單元的輸入端。對于低電平觸發門控時 鐘單元，將其使能信號連接到一個反相器，反相器的輸出端再連接到與門的輸入端；與門的 輸出端即邏輯門組的輸出端，連接到該門控時鐘單元的輸入端。
[0021] 采用本發明獲得的有益效果：用于優化納米工藝下的多級門控時鐘網絡，使其時 鐘結構更加規整，進而增加時鐘公共路徑，減少時鐘偏差。
【附圖說明】
[0022] 圖1為門控時鐘降級流程示意圖；
[0023] 圖2為合并邏輯門組的流程示意圖；
[0024] 圖3為兩級門控時鐘的時鐘結構示意圖；
[0025] 圖4為門控時鐘降級處理示意圖；
[0026] 圖5為ICG1和ICG2均為高電平觸發時GATE示意圖；
[0027] 圖6為ICG1為高電平觸發ICG2為低電平觸發時GATE示意圖；
[0028] 圖7為ICG1為低電平觸發ICG2為高電平觸發時GATE示意圖；
[0029] 圖8為ICG1和ICG2均為低電平觸發時GATE示意圖；
[0030] 圖9為第N級門控時鐘使能端添加的邏輯門組GATE示意圖；
[0031 ] 圖10為第2級門控時鐘的時鐘結構示意圖；
[0032] 圖11為第2級門控時鐘的時鐘結構的降級處理結果示意圖；
[0033] 圖12為合并邏輯門之后的時鐘結構示意圖；
[0034] 圖13為多級門控時鐘網絡結構示意圖；
[0035] 圖14為優化之后的時鐘網絡結構示意圖。
【具體實施方式】
[0036] 下面結合附圖和實施例對本發明作進一步詳細說明。
[0037] 如圖1所示，為多級門控時鐘降低為1級的實現流程圖，具體過程為：
[0038] (11)從時鐘根節點出發，找到其連線；
[0039] (12)由連線追蹤到扇出的所有的單元，找出直接與時鐘根節點連接的所有門控時 鐘單元，組成第1級門控時鐘單元的集合；
[0040] (13)將步驟（12)得到的第1級門控時鐘單元的集合中遍歷每一個元素（即門控 時鐘單元）進行如下操作：①檢測該門控時鐘單元的類型（高電平觸發或低電平觸發）并 記錄，②找到該門控時鐘單元使能端輸入的連線并記錄，③找到該門控時鐘單元輸出端的 連線并記錄；
[0041] (14)由第1級門控時鐘單元輸出端連線追蹤到直接扇出的所有的門控時鐘單元， 組成第2級門控時鐘單元的集合；
[0042] (15)將步驟（14)得到的第2級門控時鐘單元的集合中遍歷每一個元素（即門 控時鐘單元單元）進行如下操作：①檢測該門控時鐘單元類型（高電平觸發或者低電平觸 發）并記錄，②找到該門控時鐘單元使能端輸入的連線并記錄，③找到該門控時鐘單元輸 出端的連線，④根據該門控時鐘單元類型，在本門控時鐘單元的使能端添加相應的邏輯門 組，⑤斷開該門控時鐘單元的時鐘輸入端，連接到時鐘根節點上；至此，將第2級門控時鐘 結構合并到了第1級門控時鐘結構中。
[0043] (16)重復步驟（13)、（14)、（15)的操作，依次將原電路中第3、第4、……、第N級 門控時鐘結構合并到第1級門控時鐘結構中，從而使得整個電路變為1級門控時鐘結構。
[0044] 如圖2所示，為合并邏輯門組的過程，具體實現流程如下：
[0045] (21)從時鐘根節點出發，找到其連線；
[0046] (22)由連線追蹤到所有扇出的單元，找出所有的門控時鐘單元，把這些單元組成 一個集合A(這些即設計中所有的門控時鐘單元）；
[0047] (23)每次從集合A中選出一個元素，找到該門控時鐘單元的使能端，進而找到使 能端輸入的連線，由連線追蹤到上一級輸入的單元，判斷該單元是不是加入的邏輯門組，若 是將邏輯門組組成一個集合B;
[0048] (24)每次從集合B中取出一個元素，記為目標元素Q，并從集合B中刪除目標元素 Q，更新集合B;
[0049] (25)遍歷集合B中的元素P，與目標元素Q進行對比，如果輸入與目標元素Q完全 相同（即：輸入包括數目及線名），則進行如下操作：①從集合B中刪除P，②把P輸出連接 門控時鐘單元的使能端斷開，連接到Q的輸出上，③刪除P的邏輯門組；
[0050] (26)重復步驟（24)、步驟（25)的操作，直到集合B中所有元素刪完為止。
[0051] 這樣就在原來的基礎上減少了邏輯門組的數目，減少的使能信號的扇出，避免了 布局布線資源的浪費。
[0052] 如圖3所示，下面以兩級門控時鐘的時鐘結構為例進行說明。在圖3中，第1級門 控時鐘單元ICG1的使能信號為EN1，時鐘輸入端連接到時鐘根節點CLK上；第2級門控時 鐘單元ICG2的使能信號為EN2,時鐘輸入端連接到第1級門控時鐘單元的輸出端。當ICG1 的使能信號EN1有效時，時鐘信號能穿過ICG1到達ICG2的時鐘輸入端；于此同時當ICG2 的使能信號EN2有效時，時鐘信號才能繼續穿過ICG2到達后續的時序單元。使能信號EN1 決定時鐘信號能否傳輸到ICG1后連接的葉節點；而使能信號EN1和EN2共同決定時鐘