一種用于多點低壓差分信號接收器的共模搬移電路的制作方法
【技術領域】
[0001] 本發明涉及IC設計技術領域，具體涉及一種用于多點低壓差分信號接收器的共 模搬移電路。
【背景技術】
[0002] 隨著大數據時代的來臨，數據的快速處理以及高速傳輸成為關注的熱點。在這種 大背景下，接口卻成為制約著數據高速傳輸的瓶頸。作為RS482在速度與功能上的升級，由 TI 公司提出的MLVDS(Multi_point Low-Voltage Differential Signaling，多點低壓差分 信號）技術應運而生。MLVDS技術擁有LVDS技術傳輸速度高、抗噪聲能力強、功耗低、低電 磁輻射等諸多優點，并且能應用于多點總線系統，完成多個驅動器與多個接收器之間的互 相通?目。
[0003] M-LVDS標準要求，接收器應能識別共模范圍為-I. 4V~3. 8V的低壓差分信號，為 了實現這一功能，需要利用壓縮網絡將輸入信號壓縮至OV~VDD范圍之內，再利用軌到軌 放大器對壓縮后的信號進行處理，在使用壓縮網絡同時有用的差模信號也被壓縮了，這樣 勢必會降低接收器的信噪比，同時仍需要設計復雜的軌到軌放大器將壓縮后的信號進行處 理，是現有技術中亟待解決的問題。
【發明內容】
[0004] 因此，本發明提出了一種用于多點低壓差分信號接收器的共模搬移電路，能將共 模在-I. 4V~3. 8V的輸入信號搬移至參考電平，同時不影響信號差分幅值，極大地簡化了 M-LVDS接收器后級電路的設計。該電路包括：
[0005] 第一電阻、第二電阻；
[0006] 電流調整電路，所述電流調整電路由第三、第四電阻，第一、第二、第三晶體管以及 第四、第五、第六晶體管；其中，第二、第五晶體管柵極和漏極短接；第一、第二、第三晶體管 柵極相連，源端接地；第四、第五、第六晶體管柵極相連，源端接電源電壓；第一晶體管與第 四晶體管的漏端與第一電阻相連；第三、第四電阻串聯接在第二晶體管的漏端與第五晶體 管的漏端之間；第三晶體管與第六晶體管的漏端與第二電阻相連；以及
[0007] 誤差放大器，所述誤差放大器的差模輸入端連接參考電平，共模輸入端連接第一、 第三晶體管的漏端。
[0008] 其中，所述第一、第二、第三晶體管具有相等的尺寸，所述第四、第五、第六晶體管 具有相等的尺寸。
[0009] 其中，所述第一電阻和第二電阻的阻值相等。
[0010] 其中，所述第三電阻和第四電阻的阻值相等。
[0011] 其中，所述誤差放大器包括：第七、第八、第九、第十、第十一晶體管以及第一、第二 電流源；其中，
[0012] 第七晶體管的柵極與第一、第四晶體管的漏端相連，漏極接地；第十晶體管的柵極 與第三、第六晶體管的漏端相連，漏極接地；第八、第九晶體管的柵極與參考電平相連；第 十一晶體管的柵極和漏極短接后與第八、第九晶體管的漏極相連，并連接到串聯的第三、第 四電阻之間，源極接地。
[0013] 本發明利用輸入電阻、誤差放大器、以及電流調整電路構成一共模搬移電路。誤差 放大器讀取輸出信號的共模電平，與參考電平進行比較，放大之后控制電流調整電路從輸 入電阻抽取或者灌入電流，產生一定壓降從而將不同輸入信號共模電平搬移到和參考電平 一致的位置上。后級電路只需要單一的N輸入放大器或者P輸入放大器就可以對信號進行 放大。簡化了電路設計，降低了功耗。同時電路不會對輸入信號差分值產生影響，系統信噪 比高于使用壓縮網絡的接收器。
【附圖說明】
[0014] 通過閱讀參照以下附圖所作的對非限制性實施例所作的詳細描述，本發明的其它 特征、目的和優點將會變得更明顯：
[0015] 圖1為本發明的共模搬移電路結構圖。
[0016] 圖2為本發明一個實施例中的共模搬移電路原理圖。
[0017] 圖3為對應圖1電路的共模信號半邊等效電路。
[0018] 圖4為對應圖1電路的差分信號半邊等效電路和小信號等效電路。
[0019] 附圖中相同或相似的附圖標記代表相同或相似的部件。
【具體實施方式】
[0020] 為使本發明的目的、技術方案和優點更加清楚，下面將結合附圖對本發明的實施 例作詳細描述。
[0021] 下面詳細描述本發明的實施例，所述實施例的示例在附圖中示出，其中自始至終 相同或類似的標號表示相同或類似的元件或具有相同或類似功能的元件。下面通過參考附 圖描述的實施例是示例性的，僅用于解釋本發明，而不能解釋為對本發明的限制。
[0022] 下文的公開提供了許多不同的實施例或例子用來實現本發明的不同結構。為了簡 化本發明的公開，下文中對特定例子的部件和設置進行描述。當然，它們僅僅為示例，并且 目的不在于限制本發明。
[0023] 本發明提出了一種用于多點低壓差分信號接收器的共模搬移電路，能將共模 在-I. 4V~3. 8V的輸入信號搬移至參考電平，同時不影響信號差分幅值，極大地簡化了 M-LVDS接收器后級電路的設計。如圖1所示，該電路包括：
[0024] 第一電阻R1、第二電阻R2 ;
[0025] 電流調整電路，所述電流調整電路由第三、第四電阻R3、R4,第一、第二、第三晶體 管M1、M2、M3以及第四、第五、第六晶體管M4、M5、M6 ;其中，第二、第五晶體管柵極和漏極短 接；第一、第二、第三晶體管Ml、M2、M3柵極相連，源端接地；第四、第五、第六晶體管M4、M5、 M6柵極相連，源端接電源電壓；第一晶體管Ml與第四晶體管M4的漏端與第一電阻Rl相連； 第三、第四電阻R3、R4串聯接在第二晶體管M2的漏端與第五晶體管M5的漏端之間；第三晶 體管M3與第六晶體管M6的漏端與第二電阻R2相連；以及
[0026] 誤差放大器，所述誤差放大器的差模輸入端連接參考電平，共模輸入端連接第一、 第三晶體管Ml、M3的漏端。
[0027] 其中，所述第一、第二、第三晶體管Ml、M2、M3具有相等的尺寸，所述第四、第五、第 六晶體管M4、M5、M6具有相等的尺寸。
[0028] 其中，所述第一電阻Rl和第二電阻R2的阻值相等。
[0029] 其中，所述第三電阻R3和第四電阻R4的阻值相等。
[0030] 具體的，如圖2所示，其中，所述誤差放大器包括：第七、第八、第九、第十、第十一 晶體管M7、M8、M9、M10、M11以及第一、第二電流源II、12 ;其中，
[0031] 第七晶體管M7的柵極與第一、第四晶體管Ml、M4的漏端相連，漏極接地；第十晶 體管MlO的柵極與第三、第六晶體管M3、M6的漏端相連，漏極接地；第八、第九晶體管M8、M9 的柵極與參考電平相連；第十一晶體管Mil的柵極和漏極短接后與第八、第九晶體管M8、M9 的漏極相連，并連接到串聯的第三、第四電阻R3、R4之間，源極接地。
[0032] 與現有MLVDS技術相比，本發明的技術方案中，誤差放大器讀取輸出信號的共模 電平，與參考電平進行比較，放大之后控制電流調整電路從輸入電阻抽取或者灌入電流，產 生一定壓降從而將不同輸入信號共模電平搬移到和參考電平一致的位置上。后級電路只需 要單一的N輸入放大器或者P輸入放大器就可以對信號進行放大。簡化了電路設計，降低 了功耗。同時電路不會對輸入信號差分值產生影響，系統信噪比高于使用壓縮網絡的接收 器。
[0033] 下面將結合具體實施了對本發明的技術方案盡心詳細描述，具體的，參見圖2,本 發明的用于M-LVDS接收器的共模搬移電路由三部分構成，分別是輸入電阻、誤差放大器、 以及電流調整電路。
[0034] 所述的輸入電阻為阻值相等的兩個電阻第一電阻RU第二電阻R2,第一電阻Rl - 端接差分信號的輸入端A，另一端與電流調整電路中的第一晶體管Ml及第四M4的漏極相連 即輸出節點V0A，第二電阻R2-端接差分信號的輸入端B，另一端與電流調整電路中的第三 晶體管M3及第六M6的漏極相連即輸出節點V0B。
[0035] 所述的電流調整電路由電阻第三電阻R3