擴散長度受保護的電路和設計方法
【專利說明】擴散長度受保護的電路和設計方法
[0001]領域
[0002]本公開一般涉及電路和設計電路的方法。
[0003]相關技術描述
[0004]技術進步已產生越來越小且越來越強大的電子設備。例如，當前存在各種移動設備，諸如無線電話、個人數字助理(PDA)和尋呼設備。移動設備可以是小、重量輕且易于被用戶攜帶的。無線電話(諸如蜂窩電話和網際協議(IP)電話)可通過無線網絡傳達語音和數據分組。此外，許多此類無線電話包括被納入于其中的其他類型的設備。例如，無線電話還可包括數碼相機、數碼攝像機、數字記錄器以及音頻文件播放器。同樣，此類無線電話可處理可執行指令，包括可被用于訪問因特網的軟件應用，諸如web瀏覽器應用。由此，無線電話和其他電子設備可包括顯著的計算能力。
[0005]集成電路日漸包括更大數目的晶體管。例如，隨著半導體器件工藝按比例減小，更多的晶體管可以被制造在特定的半導體區域中，這可以使得能夠實現越來越小且越來越強大的電子設備。然而，一些電路特征可能不會隨著半導體工藝而線性地“縮放”。例如，由晶體管之間的有所不同的物理特性而引起的性能變動對于減小尺寸的半導體工藝而言可能更為顯著，特別是對于設計成使用“匹配的”晶體管和/或精確的時間區間來操作的電路組件來說尤是如此。此類變動可能會改動與電子設備相關聯的操作(例如，驅動電流降級)并且可能給生成半導體設備的布局(例如，生成與電路設計參數兼容而又在特定區域包括大數目的晶體管的布局)帶來巨大挑戰。
[0006]概述
[0007]根據本公開的集成電路可以包括經橋接(例如，延伸)的擴散上覆氧化物(OD) “島”。因為在OD區的邊緣所形成的晶體管可以顯現出相比于在OD區中央的晶體管而言不同的或“不匹配的”性能特征(例如，閾值電壓和/或漏極電流)，所以橋接多個OD區或“島”來形成連續的OD區可以增進晶體管之間的性能相似性。例如，OD區端部的淺溝槽隔離(STI)邊緣對邊緣晶體管施加的機械應力比對中央晶體管施加的機械壓力要大，這潛在地引發了常規器件中的性能失配(例如，由于擴散長度(LOD)效應)。
[0008]通過橋接集成電路的諸OD區，可以達成諸晶體管之間增進的性能相似性，這可以改善集成電路的操作。為了解說，對于設計成基于短脈沖寬度(例如，大約200微微秒)操作的脈沖式鎖存器電路而言，由OD區的邊緣處的晶體管與中央區的晶體管之間的性能差別所引起的“失配”可以被避免。相應地，脈沖式鎖存器電路可以顯現出變動控制、更高的驅動電流/更好的性能、更高的產出、更準確的脈沖寬度控制、更緊的脈沖寬度分布、和/或其他期望的性能特性。
[0009]延伸OD區可以包括創建虛設器件。例如，延伸OD區可以使得該OD區連接到多晶硅(PSi)區，這創建了至少一個“虛設”晶體管。虛設晶體管可以被門控為開啟(例如，源-漏短接)并且耦合到電源端子或接地端子，這使得該虛設晶體管起到“解耦電容器”的功能(例如，通過將信號的特定頻率分流或“解耦”到接地)，而這可以是有利的。根據替換性實施例，虛設晶體管可以被門控為關閉并且可以連接到其他電節點。
[0010]在特定實施例中，一電路包括脈沖式鎖存器電路。該脈沖式鎖存器電路包括第一多個晶體管。該第一多個晶體管中的一個或多個晶體管是擴散長度(LOD)受保護的。
[0011 ] 在另一特定實施例中，一種方法包括在電路設計中并且由處理器標識第一擴散上覆氧化物(OD)區與第二 OD區之間的間隙。響應于標識出該間隙，處理器通過向該電路設計添加虛設器件以橋接該間隙來生成經修改的電路設計。
[0012]在另一特定實施例中，一種方法包括在包括多個晶體管的脈沖式鎖存器電路處生成輸出信號。該多個晶體管中的每個晶體管是擴散長度(LOD)受保護的。
[0013]在另一特定實施例中，一種計算機可讀存儲介質存儲了可以由處理器執行以執行操作的指令，這些操作包括在電路設計中并由處理器標識第一擴散上覆氧化物(OD)區與第二 OD區之間的間隙。這些操作進一步包括響應于標識出該間隙并且由處理器通過向該電路設計添加虛設器件以橋接該間隙來生成經修改的電路設計。
[0014]在另一特定實施例中，一種設備包括用于響應于時鐘信號生成脈沖信號的裝置。該設備進一步包括用于響應于該脈沖信號生成輸出信號的裝置。用于生成輸出信號的裝置包括各自為擴散長度(LOD)受保護的多個晶體管。
[0015]由至少一個所公開的實施例提供的一個特定優勢在于集成電路的諸晶體管之間增進的性能相似性。例如，對于設計成基于短脈沖寬度(例如，大約200微微秒)操作的脈沖式鎖存器電路而言，由處在OD區的邊緣處的晶體管與中央區的晶體管之間的性能差別所引起的“失配”可以被避免。相應地，該脈沖式鎖存器電路可以顯現出變動控制、更高的驅動電流/更好的性能、更高的產出、更準確的脈沖寬度控制、更緊的脈沖寬度分布、和/或其他期望的性能特征。本公開的其他方面、優點和特征將在閱讀了整個申請后變得明了，整個申請包括下述章節:附圖簡述、詳細描述以及權利要求。
[0016]附圖簡述
[0017]圖1是解說對電路設計的修改的特定實施例的示圖；
[0018]圖2是解說對電路設計的修改的另一特定實施例的示圖；
[0019]圖3是解說脈沖式鎖存器電路的特定實施例的示圖；
[0020]圖4A是描繪設計電路(諸如圖3的脈沖式鎖存器電路)的方法的特定解說性實施例的流程圖；
[0021]圖4B是描繪操作圖3的脈沖式鎖存器電路的方法的特定解說性實施例的流程圖；
[0022]圖5是包括圖3的脈沖式鎖存器電路的移動設備的特定解說性實施例的框圖；以及
[0023]圖6是制造包括圖3的脈沖式鎖存器電路的電子設備的制造過程的特定解說性實施例的數據流圖。
[0024]詳細描述
[0025]參見圖1，描繪了生成電路設計108的系統，且該系統被一般地指示為100。在修改電路設計108以生成經修改的電路設計154之后，該系統被描繪并被一般地指示為150。電路設計108是使用計算機104來生成的。如圖1中所示，計算機104包括耦合到存儲器112的處理器116。存儲器112可存儲可由處理器116執行的指令120。在特定實施例中，電路設計108在計算機104的顯示設備處被顯示。
[0026]電路設計108可以包括第一擴散上覆氧化物(OD)區124(例如，擴散與晶體管柵極氧化物的毗連區)和第二 OD區128。OD區124、128可以對應于要基于電路設計108制造的集成電路的一個或多個晶體管。例如，電路設計108可以對應于該集成電路的至少一部分的第一布局并且可以在設計該集成電路的布局階段生成。
[0027]如圖1中所示，電路設計108中的間隙144將第一 OD區124與第二 OD區128分隔開來。在特定實施例中，指令120可由處理器116執行以標識OD區124、128之間的間隙144。例如，指令120可由處理器116執行以分析與電路設計108相關聯的數據以標識電路設計108的諸OD區之間的間隙，諸如分隔了 OD區124、128的間隙144。指令120可由處理器116執行以橋接間隙144以生成經修改的電路設計154。經修改的電路設計154可以對應于該集成電路的至少一部分的第二布局并且可以在設計該集成電路的布局階段生成。
[0028]在經修改的電路設計154中，間隙144已經被橋接以形成經橋接的(例如，連續的)OD區158。經橋接的OD區158包括第一 OD區124和第二 OD區128。經橋接的OD區158進一步包括橋接了間隙144的虛設器件162(例如，虛設器件162已經被添加到電路設計108以生成經修改的電路設計154)。
[0029]如以下所進一步解釋的，橋接該間隙144以生成經修改的電路設計154可以改善基于經修改的電路設計154生成的集成電路的性能。例如，通過移除間隙144，在OD區124、128中的一者或兩者的“邊緣區域”上晶體管的性能可以相比于不在邊緣區域上的晶體管或者在OD區124、128中的一者或兩者的中央區的晶體管而言得到改善。例如，如參考圖2所進一步解釋的，鄰近于淺溝槽隔離(STI)區的晶體管(例如“邊緣”晶體管)相比于不與STI區毗鄰的晶體管(例如，非邊緣晶體管)而言經歷更大的物理應力。橋接該間隙144可以減輕或降低與擴散長度(LOD)效應相關聯的物理應力，這增強了電路性能。
[0030]參考圖2，電路設計的特定解說性實施例被描繪并被一般地指示為200，并且經修改的電路設計的特定解說性實施例被描繪并被一般地指示為250。電路設計200、250可以分別對應于圖1的電路設計100、150，并且可以由圖1的計算機104生成。
[0031]電路設計200、250各自包括基板204、第一 OD區208、第二 OD區212和多個多晶硅(pSi)區。OD區208、212可以對應于圖1的OD區124、128。在圖2的示例中，這多個pSi區包括第一 PSi區216、第二 pSi區220、第三pSi區224和第四pSi區228。電路設計200、250進一步包括淺溝槽隔離(STI)區206。STI區206具有STI邊緣210 (即，STI區206由STI邊緣210將其與第一 OD區208分隔開)。替換地，代替STI區206的是，場氧化物區可以毗鄰于第一 OD區208 (未在圖2中示出)。
[0032]在圖2的示例中，電路設計200包括分隔第一 OD區208與第二 OD區212的間隙244。間隙244可對應于圖1的間隙144。如圖2中所示，第一 OD邊緣236和