小存儲(chǔ)器時(shí)序參數(shù)經(jīng)由該測(cè)試進(jìn)程被識(shí)別用于該區(qū)域時(shí)，剖析邏輯110可以將表示這些識(shí)別存儲(chǔ)器時(shí)序參數(shù)的數(shù)據(jù)存儲(chǔ)至?xí)r序數(shù)據(jù)存儲(chǔ)112。在一些實(shí)施例中，時(shí)序數(shù)據(jù)存儲(chǔ)112時(shí)序?yàn)橐唤M寄存器、高速緩存器或CAM，以及數(shù)據(jù)存儲(chǔ)在與該區(qū)域的相關(guān)聯(lián)的位置中。在其他實(shí)施例中，時(shí)序數(shù)據(jù)存儲(chǔ)112實(shí)現(xiàn)為布魯姆過濾器或其他壓縮的數(shù)據(jù)結(jié)構(gòu)，并且該數(shù)據(jù)相應(yīng)并入壓縮數(shù)據(jù)結(jié)構(gòu)中。
[0021]在典型操作過程中，存儲(chǔ)器參數(shù)時(shí)序信息可通過控制器邏輯108從時(shí)序數(shù)據(jù)存儲(chǔ)112訪問。響應(yīng)于從處理器101接收存儲(chǔ)器訪問請(qǐng)求，控制器邏輯108使用存儲(chǔ)器訪問請(qǐng)求針對(duì)的地址訪問與該區(qū)域相關(guān)聯(lián)的存儲(chǔ)器時(shí)序信息，其中，所述區(qū)域與針對(duì)的地址相關(guān)聯(lián)。利用該指定區(qū)域的存儲(chǔ)器時(shí)序信息，控制器邏輯108可以根據(jù)所存儲(chǔ)的用于存儲(chǔ)器的給定區(qū)域的存儲(chǔ)器時(shí)序參數(shù)管理發(fā)送給存儲(chǔ)器陣列104的存儲(chǔ)器命令的時(shí)序，以便更有效調(diào)度存儲(chǔ)器訪問。例如，當(dāng)存儲(chǔ)器控制器102收到存儲(chǔ)器讀取請(qǐng)求時(shí)，控制器邏輯108基于存儲(chǔ)器讀取請(qǐng)求的地址識(shí)別要被訪問的存儲(chǔ)器區(qū)域并隨后與剖析邏輯110和時(shí)序數(shù)據(jù)存儲(chǔ)112通信以確定至該區(qū)域的存儲(chǔ)器時(shí)序參數(shù)?？刂破鬟壿嬰S后根據(jù)所存儲(chǔ)的時(shí)序參數(shù)調(diào)度命令和向DRAM陣列106傳送命令。如下面參考圖4所詳述的，該命令調(diào)度也包括確保不存在由于不同時(shí)序的多個(gè)訪問引發(fā)的資源沖突。
[0022]存儲(chǔ)器裸片的堆疊式布置往往遇到存儲(chǔ)器時(shí)序參數(shù)的顯著變化。實(shí)現(xiàn)基于區(qū)域的存儲(chǔ)器訪問調(diào)度技術(shù)的存儲(chǔ)器控制器能夠利用這些變化，以更有效調(diào)度存儲(chǔ)器請(qǐng)求并因此很好適應(yīng)存儲(chǔ)器裸片的堆疊式布置。
[0023]圖2示出根據(jù)一些實(shí)施例的作為堆疊式裸片處理系統(tǒng)200的處理系統(tǒng)100的示例具體實(shí)施的分解透視圖。在所述示例中，堆疊式裸片處理系統(tǒng)200包括多個(gè)裸片，諸如裸片202、204、206、208、210和212 (在本文集中稱為“裸片202-212”)，其以所示的垂直布置堆疊并經(jīng)由硅通孔(TSV)218互連。在所述示例中，堆疊式存儲(chǔ)器裸片206、208、210和212實(shí)現(xiàn)形成存儲(chǔ)器陣列104 (圖1)的DRAM陣列106 (圖1)的存儲(chǔ)器單元電路230。因此，裸片206-212在本文稱為“存儲(chǔ)器裸片”。雖然在DRAM的示例語境下描述，但是存儲(chǔ)器單元電路230可實(shí)現(xiàn)各種存儲(chǔ)器架構(gòu)中的任一種，所述各種存儲(chǔ)器架構(gòu)包括但不限于DRAM、靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)、只讀存儲(chǔ)器(ROM)、閃存存儲(chǔ)器鐵電體RAM(F-RAM)、磁阻RAM(MRAM)等。
[0024]裸片202實(shí)現(xiàn)如上所述的處理器101的處理組件，其包括一個(gè)或多個(gè)處理器核221和222以及高速緩存器224，因此在本文稱為“處理器裸片202”。裸片204實(shí)現(xiàn)存儲(chǔ)器控制器102，存儲(chǔ)器控制器102包括剖析邏輯110。存儲(chǔ)器控制器102實(shí)現(xiàn)硬連線邏輯，其用于訪問堆疊式裸片206-212的存儲(chǔ)器電路以及作為裸片202服務(wù)讀和寫存儲(chǔ)器訪問請(qǐng)求的接口。裸片202和204也可以包括各種外圍裝置諸如北橋、南橋、輸入/輸出控制器、網(wǎng)絡(luò)接口等中的任一種。因此，裸片202和204在本文稱為“邏輯裸片”。
[0025]時(shí)序數(shù)據(jù)存儲(chǔ)112可實(shí)現(xiàn)為堆疊式裸片處理系統(tǒng)200的邏輯裸片上的高速緩存器、CAM、布魯姆過濾器或寄存器集。為例示，時(shí)序數(shù)據(jù)存儲(chǔ)112可與存儲(chǔ)器控制器102的其他組件一起實(shí)現(xiàn)為裸片204上的非易失性存儲(chǔ)器(例如，閃存存儲(chǔ)器)，以促進(jìn)通過存儲(chǔ)器控制器102的剖析邏輯和控制器邏輯108對(duì)存儲(chǔ)器時(shí)序信息的即時(shí)訪問。在其他實(shí)施例中，通過實(shí)現(xiàn)一個(gè)或多個(gè)存儲(chǔ)器裸片的存儲(chǔ)器單元電路230中的時(shí)序數(shù)據(jù)存儲(chǔ)112，堆疊式裸片處理系統(tǒng)200可以利用存儲(chǔ)器陣列104的可變大小存儲(chǔ)容量。在其他實(shí)施例中，時(shí)序數(shù)據(jù)存儲(chǔ)112可使用邏輯裸片和存儲(chǔ)器裸片兩者來實(shí)現(xiàn)。為例示，時(shí)序數(shù)據(jù)存儲(chǔ)112可實(shí)現(xiàn)為邏輯裸片上的小高速緩存器和存儲(chǔ)器裸片上的更大高速緩存器，其中，小高速緩存器存儲(chǔ)最近訪問的存儲(chǔ)器區(qū)域的存儲(chǔ)器時(shí)序信息，以及更大高速緩存器存儲(chǔ)所有存儲(chǔ)器區(qū)域的存儲(chǔ)器時(shí)序信息。
[0026]在一些實(shí)施例中，處理器101和存儲(chǔ)器控制器102的組件可在跨多個(gè)裸片的其他組合中分區(qū)或在單一裸片上實(shí)現(xiàn)。為例示，存儲(chǔ)器控制器102和處理器101可在相同裸片上實(shí)現(xiàn)。又如，處理器101可在一個(gè)裸片上實(shí)現(xiàn)，控制器邏輯108(圖1)和存儲(chǔ)器接口 114(圖1)在第二裸片上實(shí)現(xiàn)，以及剖析邏輯110和時(shí)序數(shù)據(jù)在第三裸片上實(shí)現(xiàn)。
[0027]堆疊式存儲(chǔ)器子系統(tǒng)通常采用獨(dú)立的邏輯層實(shí)現(xiàn)存儲(chǔ)器控制器和相關(guān)的邏輯功能，以便與用于制造存儲(chǔ)器層206-212不同的半導(dǎo)體制造工藝可以用于制造邏輯裸片204。因此，處理系統(tǒng)200的垂直裸片疊層可使用各種3D集成電路制造工藝中的任一種來制造。在一種方法中，裸片202-212中的每個(gè)實(shí)現(xiàn)為具有有源器件并在有源表面形成一個(gè)或多個(gè)金屬路由層的獨(dú)立基板(例如，體硅)。該方法可以包括晶片上的晶片工藝，包括裸片矩陣的晶片由此來制造和變薄，以及TSV通過體硅來蝕刻。多個(gè)晶片隨后被堆疊、對(duì)準(zhǔn)并接著經(jīng)由熱壓縮接合以實(shí)現(xiàn)所示的層構(gòu)形(例如，包括用于三個(gè)存儲(chǔ)器層的存儲(chǔ)器電路裸片的四個(gè)晶片以及包括用于邏輯層的邏輯裸片的晶片的疊層)。所得堆疊式晶片集合經(jīng)分離以分開各個(gè)3D IC器件。
[0028]在裸片上裸片工藝中，實(shí)現(xiàn)每個(gè)對(duì)應(yīng)層的晶片首先被分離，隨后裸片分別堆疊并接合以制造3D IC器件。在裸片上裸片方法中，用于一層或多層的晶片經(jīng)分離以生成用于一層或多層的裸片，并且這些裸片隨后經(jīng)對(duì)準(zhǔn)并鍵合至另一晶片的對(duì)應(yīng)裸片區(qū)域，所述另一晶片隨后經(jīng)分離以產(chǎn)生各個(gè)3D IC器件。在獨(dú)立晶片上制造裸片202-212的一個(gè)益處是可以使用與用于制造存儲(chǔ)器裸片(裸片206-212)的制造工藝不同的制造工藝來制造邏輯層(裸片202-204)。因此，提供改進(jìn)性能并較低功耗的制造工藝可用于制造裸片202和204(并因此提供更快和更低功耗的用于存儲(chǔ)器控制器214和剖析器216的接口邏輯和電路)，然而，提供改進(jìn)的單元密度和改進(jìn)的泄漏電流控制的制造工藝可用于制造裸片206-212(因此，提供更致密、更低功耗的用于堆疊式存儲(chǔ)器的位單元)。
[0029]在另一方法中，層202-212使用單片3D制造工藝來制造，由此使用單一基板，并且通過使用層轉(zhuǎn)移工藝諸如離子切割工藝，每個(gè)裸片層在前面的裸片層上形成。堆疊式存儲(chǔ)器器件還可使用所述技術(shù)的組合來制造。例如，邏輯層(裸片204和206)可使用單片3D技術(shù)來制造，存儲(chǔ)器層(裸片206-212)可使用裸片上裸片或晶片上晶片技術(shù)來制造，或反之亦然，并且所得邏輯層疊層和存儲(chǔ)器層疊層可隨后鍵合在一起并隨后鍵合至插入基板。
[0030]雖然處理系統(tǒng)100和處理系統(tǒng)200中的每個(gè)實(shí)現(xiàn)存儲(chǔ)器控制器102的單一實(shí)例，但是在其他實(shí)施例中，可實(shí)現(xiàn)多個(gè)存儲(chǔ)器控制器以便增加系統(tǒng)性能，其中，每個(gè)存儲(chǔ)器控制器控制系統(tǒng)存儲(chǔ)器的獨(dú)立部分。多個(gè)存儲(chǔ)器控制器中的每個(gè)存儲(chǔ)器控制器可實(shí)現(xiàn)本文所述的基于區(qū)域的存儲(chǔ)器訪問調(diào)度技術(shù)的單獨(dú)實(shí)例。
[0031]圖3是示出根據(jù)一些實(shí)施例的作為具有多個(gè)存儲(chǔ)器控制器的堆疊式裸片處理系統(tǒng)300的處理系統(tǒng)100的示例具體實(shí)施的分解透視圖的示圖。在所述示例中，堆疊式裸片處理系統(tǒng)300在側(cè)面分割布置中構(gòu)造，所述側(cè)面分割布置包括裸片302和由裸片304、306、308、310和312(集中稱為“裸片304-312”)組成的垂直堆疊式存儲(chǔ)器子系統(tǒng)。裸片302實(shí)現(xiàn)處理器101的組件，其包括一個(gè)或多個(gè)處理器核301和303以及高速緩存器305等。在所示示例中，裸片306-312實(shí)現(xiàn)存儲(chǔ)器陣列104的存儲(chǔ)器單元電路330 (圖1)。主總線322連接裸片302和裸片304。裸片304實(shí)現(xiàn)兩個(gè)存儲(chǔ)器控制器314和316 (圖1的存儲(chǔ)器控制器102的實(shí)施例)以及剖析邏輯318和剖析邏輯320(圖1的剖析邏輯110的實(shí)施例)。存儲(chǔ)器控制器314和316中的每個(gè)控制附接存儲(chǔ)器陣列的對(duì)應(yīng)獨(dú)立部分以便增加存儲(chǔ)器帶寬和吞吐率。剖析邏輯318運(yùn)行以保持由存儲(chǔ)器控制器314服務(wù)的用于存儲(chǔ)器陣列104的區(qū)域的存儲(chǔ)器時(shí)序信息，以及剖析邏輯320運(yùn)行以保持由存儲(chǔ)器控制器316服務(wù)的用于存儲(chǔ)器陣列104的區(qū)域的存儲(chǔ)器時(shí)序信息。
[0032]所述處理系統(tǒng)300可用各種封裝技術(shù)來實(shí)現(xiàn)。在一些實(shí)施例中，實(shí)現(xiàn)為裸片304-312的存儲(chǔ)器子系統(tǒng)可實(shí)現(xiàn)為在與裸片302 —起的互連導(dǎo)電物表面上水平布置的獨(dú)立垂直疊層。在該實(shí)施例中，主總線322可以包括在互連導(dǎo)電物的金屬層中實(shí)現(xiàn)的導(dǎo)體。在另一實(shí)施例中，處理器裸片