用于多頻帶串行器解串器i/o電路的自跟蹤方案的制作方法
【專利說明】用于多頻帶串行器解串器I/O電路的自跟蹤方案
[0001]相關申請的交叉引用
[0002]本申請是于2012年11月6日提交的美國臨時專利申請號為61/723，284的非臨時申請，在此通過引用將其全部內容并入本文。
[0003]關于聯邦政府資助的研宄或開發的聲明
[0004]不適用
[0005]計算機程序附件中提交的材料的弓I置條款
[0006]不適用
[0007]受版權保護的素材公告
[0008]本專利文獻中的部分素材受美國以及其他國家的版權法的版權保護。版權所有人對任何人所作出如出現在美國專利商標局公開的可用文件和記錄中的本專利文獻或本專利公開內容的傳真復制并無異議，但是在其他方面均保留所有版權。版權所有人并不因此放棄任何使該專利文獻保密的任何權利，包括但不限于基于37C.F.R.§ 1.14的權利。
技術領域
[0009]本發明一般涉及芯片到芯片的通信，更具體地，涉及一種自跟蹤串行器解串器。
【背景技術】
[0010]常規串行器解串器I/O基于復用和解復用數字通信。利用這種常規方案來增加通信帶寬則需要提高時鐘速率。
[0011]對于調制和解調來說在傳統的方案中試圖使用多頻帶來克服上述問題，這帶來其他問題。與芯片到芯片I/O—起使用的現有多頻串行器和解串器包括調制和解調，其比較復雜且依賴于諸如硅工藝、連接條件、電源質量等外部因素。在傳統的系統中，需要復雜的方案(例如糾錯或基帶處理)來獲得具有低誤碼率的可靠的調制和解調。在調制和解調的時延在I/o連接中變得非常關鍵時，調制和解調中的傳統基帶處理(用于確保低的誤碼率(BER))變得不切實際。
[0012]在某些情況下使用基帶處理技術可以提供可靠的數據傳輸和接收，然而其產生與電路復雜度有關的高成本代價以及不必要的數據處理的長延時。雖然典型的多頻方法可適用于高吞吐量操作，但是在需要較短時延以執行關鍵任務操作時不是很適合。
[0013]因此，對于芯片到芯片多頻通信電路來說存在具有較短時延并容易實現的需求。本發明滿足了這種需求，并克服了現有多頻芯片到芯片通信技術的缺陷。
【發明內容】
[0014]描述了一種芯片到芯片的串行器和解串器，其利用基于在發送器(TX)上的跟蹤脈沖生成以及在接收器(RX)上的跟蹤脈沖重構(restorat1n)的自跟蹤方法。待發送的數據與在TX上生成的跟蹤脈沖同步，并在TX中同時對傳輸的數據和跟蹤脈沖進行調制。在相同的條件(包括硅工藝變化、功率噪聲、關鍵路徑延時等)下對使用本發明的芯片到芯片傳輸的所有信號進行處理，從而消除/減小這些變量對串行器解串器的操作的影響。
[0015]使用該創造性的自跟蹤串行器解串器，不但提高了數據吞吐量，而且相應地降低了數據傳輸時延，從而可以達到任意現有技術的性能極限。
[0016]將這些信號串行化、調制并通過短I/O連接從發送器(TX)發送給接收器(RX)。RX同樣在相同的條件下根據接收器的特性對所有的信號進行解調。解調后在RX中重構跟蹤脈沖。由于數據和跟蹤脈沖在TX中是同步的，所以用相同解調對所有信號進行處理時，信號在RX中應該也是同步的。跟蹤脈沖一旦被重構，則自跟蹤方案可以以正確的定時對重構數據進行采樣。即使在不同的操作條件、使用不同的集成電路芯片或不同的處理技術的情況下，采樣定時也跟蹤外部因素。在模數轉換器(ADC)中對信號進行采樣后，接著與系統總線同步，這也可以根據重構的跟蹤脈沖的定時來處理。
[0017]實際中，重構的跟蹤脈沖會經歷劇烈的抖動。通過進一步使用過采樣技術來構建重構的跟蹤脈沖，該實施方式提供了改進的大抖動容限。
[0018]該創造性的自跟蹤串行器解串器顯著提高了芯片到芯片I/O電路的效益。可將該創造性的系統應用于制造與未來娃工藝發展(例如，從28nm的節點到更小的14或20nm的節點)兼容的裝置。
[0019]在本說明書接下來的部分中將公布本發明的詳細的方面，其中詳細的描述旨在對本發明的優選實施例進行充分地公開而不作為限制。
【附圖說明】
[0020]通過參考以下附圖將更完整地理解本發明，這些附圖只用于說明性的目的:
[0021]圖1A和圖1B是根據本發明實施例的自跟蹤多頻帶串行器和解串器的框圖。
[0022]圖2是根據本發明的實施例的自跟蹤多頻帶串行器和解串器內跟蹤脈沖生成和重構的時序圖。
[0023]圖3是根據本發明的實施例的自跟蹤串行器解串器方法的流程圖。
【具體實施方式】
[0024]描述了一種自跟蹤串行器解串器，在其內生成跟蹤脈沖，跟蹤脈沖與數字數據一起經過發送器(即，第一芯片)處的串行化和調制以及接收器(即，第二芯片)處的解調和解串。這種自跟蹤能力允許人員不用復雜的基帶處理就能用最少耗時來構建電路，同時利用低電路開銷實現性能和裝置效益。利用該自跟蹤機制可以在任意期望的裝置技術和工藝(包括28nm或高級娃工藝技術的使用)中制作集成電路。
[0025]圖1A和圖1B示出了自跟蹤多頻帶串行器和解串器的示例實施例10，展示了在圖1A中的第一芯片12中的發送器(TX)通過I/O信道14與圖1B中的第二芯片16中的接收器(RX)進行通信。
[0026]可以看到，在圖1A的TX中接收數字數據18 (DQ_TX)和字節掩碼19 (DM_TX)。在以多節發送待傳輸的數據字(例如，在圖1A、圖1B示出的8比特路徑上傳輸16比特)時，使用該字節掩碼。雖然示例實施例通常描述允許發送8個比特的數字數據(例如，[7:0])的結構，但是應該意識到，可以利用任意期望的比特數量(例如，16個比特、32個比特等)來配置本發明。然而，這需要增加更多的數據緩沖器、轉換器(DAC、ADC)以及工作在更多個頻率下或使用更高階的編碼的調制器和解調器。
[0027]發送器控制器斷言同步信號20(DQS_TX)標志以觸發跟蹤和串行化。在本發明的任意實施例中，DQS_TX脈沖穿過數據所經過的整個傳播路徑。跟蹤脈沖生成器24接收同步信號20(DQS_TX)和時鐘信號22。跟蹤脈沖生成器被配置為生成同步脈沖作為數據同步的標志。從圖中可以看出，DQS_TX還被施加到用于數據掩碼(DM_TX)的緩沖器上并作為數據緩沖器26a、26b、26c至26m和26η (它們還接收數據DQ_TX 18中的比特使得數據與跟蹤脈沖同步)的第一輸入。
[0028]將跟蹤脈沖和數字數據字串行化并調制以向接收器發送。數據DQ_TX 18的比特與來自跟蹤脈沖生成器24的跟蹤脈沖一起進入調制器28a、28b至28η。這些調制器中的每一個被配置為將數字數據轉換為在多個頻率信道上被編碼的模擬數據，例如，使用多個調制器，其中每個調制器被配置為在不同的頻率(即，不同的載頻)下工作。應該意識到，這些調制頻率中的一個可以為零，也就是DC。將DC作為一個調制頻率可以減少所需的頻率生成電路(包括所需的鎖相環電路(例如，PLL))的數量。鑒于對這些信號的模擬調制和解調是公知的，所以沒有分別在圖1A和圖1B的控制器62中示出用于生成它們的電路。在一個示例中，每個調制器采用了正交幅度調制(QAM)(例如，QAM16)并具有將I信道和Q信道的信息均編碼到指定的調制頻率中的混頻器。
[0029]應該意識到，如該實施例中所描述的，QAM是一種模擬調制機制，其與數字串行化方案中所用的數字復用不同。在模擬QAM中，通過改變(調制)兩個載波來將兩個模擬消息信號傳輸到每個頻率信道上。兩個載波(典型地正弦曲線)在相位上相差90°，從而稱為正交載波。在頻率信道上的輸出是相位調制(PM)和幅度調制(AM)的調制波的和。為了簡化描述，沒有描述用于模擬QAM的內部電路。應該注意的是，大量QAM電路是可用的并且這種技術對于本領域的普通技術人員來說是公知的。應該意識到，不同形式的QAM是可用的并且可與本發明使用，可選用的一些更常用的形式包括:QAM8、QAM16、QAM32、QAM64、QAM128以及QAM256。應該意識到，QAM在1-Q平面中均勻地分布信息，并且QAM的階數越高，信息在星座圖中的間隔越緊密。因此，高階QAM允許每個符號傳輸更多的比特，但是如果星座圖的能量保持相同，則星座圖上的點更加靠近在一起且傳輸變得更容易受到噪聲的影響。還應該意識到，在不偏離本文的教導下，可以在本發明中使用其他形式的調制(解調)。可以使用的其他形式的多頻調制的示例包括脈寬調制(PWM)、頻移鍵控(FSK)、跳頻、擴頻等。
[0030]在圖1A中的串行化和解調的過程中，模數轉換器(DAC) 30a、30b將數字數據轉換，產生混頻器32a、32b至32m、32n處接收的分別混合有90度相位差的載波fjP f ^的模擬輸出。在示例圖中，示出的