觸控式電子設(shè)備、觸控顯示裝置及陣列基板柵極驅(qū)動電路的制作方法

本發(fā)明涉及顯示控制技術(shù)領(lǐng)域，特別涉及一種陣列基板柵極驅(qū)動電路、一種觸控顯示裝置和一種觸控式電子設(shè)備。

背景技術(shù)：

穩(wěn)定性、低功耗和低成本是整個LCD面板產(chǎn)業(yè)都比較注重的問題。近年來，隨著LCD面板尺寸越來越大，集成化程度越來越高，電路結(jié)構(gòu)越來越復(fù)雜，降低功耗、增加系統(tǒng)穩(wěn)定性變得更加重要。因此，低功耗和穩(wěn)定性成為近年來GOA(Gate Driver on Array，陣列基板柵極驅(qū)動)技術(shù)領(lǐng)域關(guān)注的熱點(diǎn)，而GOA性能的好壞與否直接影響到了整個顯示系統(tǒng)的可靠性與穩(wěn)定性，影響顯示面板的顯示效果。

技術(shù)實現(xiàn)要素：

本發(fā)明旨在至少從一定程度上解決上述技術(shù)中的技術(shù)問題之一。為此，本發(fā)明的第一個目的在于提出一種陣列基板柵極驅(qū)動電路，電路驅(qū)動能力得到明顯增加，具有輸出噪聲低、穩(wěn)定性高的特點(diǎn)，可以提高顯示面板的優(yōu)良率。

本發(fā)明的第二目的在于提出一種觸控顯示裝置。本發(fā)明的第三個目的在于提出一種觸控式電子設(shè)備。

為達(dá)到上述目的，本發(fā)明第一方面實施例提出的一種陣列基板柵極驅(qū)動電路，包括：第一電容，所述第一電容的一端作為第一上拉節(jié)點(diǎn)，所述第一電容的另一端作為第二上拉節(jié)點(diǎn)；第一薄膜晶體管，所述第一薄膜晶體管的柵極與所述第一上拉節(jié)點(diǎn)相連，所述第一薄膜晶體管的源極與所述第二上拉節(jié)點(diǎn)相連，所述第一薄膜晶體管的漏極與第一時鐘信號輸入端相連；第二薄膜晶體管，所述第二薄膜晶體管的柵極與所述第二上拉節(jié)點(diǎn)相連，所述第二薄膜晶體管的漏極與直流高電平信號端相連，所述第二薄膜晶體管的源極作為陣列基板柵極驅(qū)動電路的輸出端；充放電通路，所述充放電通路分別連接信號輸入端和信號控制端，所述充放電通路在所述信號輸入端提供的輸入信號、所述信號控制端提供的控制信號的共同作用下對所述第一電容進(jìn)行充放電，其中，在對所述第一電容進(jìn)行充電后，所述第一電容和所述第一薄膜晶體管對所述第一上拉節(jié)點(diǎn)進(jìn)行電壓自舉以使所述第一時鐘信號輸入端提供的時鐘信號向所述第二上拉節(jié)點(diǎn)傳導(dǎo)，并通過所述第二薄膜晶體管使得所述直流高電平信號端提供的高電平控制所述陣列基板柵極驅(qū)動電路的輸出。

根據(jù)本發(fā)明實施例的陣列基板柵極驅(qū)動電路，通過充放電通路對第一電容進(jìn)行充放電，并在對第一電容進(jìn)行充電后，第一電容和第一薄膜晶體管對第一上拉節(jié)點(diǎn)進(jìn)行電壓自舉以使第一時鐘信號輸入端提供的時鐘信號向第二上拉節(jié)點(diǎn)傳導(dǎo)，并通過第二薄膜晶體管使得直流高電平信號端提供的高電平控制陣列基板柵極驅(qū)動電路的輸出，實現(xiàn)雙重上拉節(jié)點(diǎn)即雙PU(Pull UP)點(diǎn)對輸出進(jìn)行控制，從而減弱第一時鐘信號輸入端提供的時鐘信號波動對陣列基板柵極驅(qū)動電路輸出的影響，使得輸出更加穩(wěn)定，并能夠增加電路的驅(qū)動能力和抗噪聲能力，具有輸出噪聲低、穩(wěn)定性高的特點(diǎn)，可以提高顯示面板的優(yōu)良率，顯著改善顯示效果。

根據(jù)本發(fā)明的一個實施例，所述的陣列基板柵極驅(qū)動電路，還包括：第二電容，所述第二電容的一端作為第一下拉節(jié)點(diǎn)，所述第二電容的另一端連接直流低電平信號端；第三薄膜晶體管，所述第三薄膜晶體管的源極與所述第一下拉節(jié)點(diǎn)相連，所述第三薄膜晶體管的柵極與漏極相連后連接到第二時鐘信號輸入端；第四薄膜晶體管，所述第四薄膜晶體管的漏極與所述第一上拉節(jié)點(diǎn)相連，所述第四薄膜晶體管的柵極與所述第一下拉節(jié)點(diǎn)相連，所述第四薄膜晶體管的源極與所述直流低電平信號端相連；第五薄膜晶體管，所述第五薄膜晶體管的漏極與所述第二薄膜晶體管的源極相連，所述第五薄膜晶體管的源極與所述直流低電平信號端相連；電位穩(wěn)定單元，所述電位穩(wěn)定單元的第一輸入端與所述第一下拉節(jié)點(diǎn)相連，所述電位穩(wěn)定單元的第二輸入端與所述第一上拉節(jié)點(diǎn)相連，所述電位穩(wěn)定單元的輸出端與所述第五薄膜晶體管的柵極相連，所述電位穩(wěn)定單元的輸出端作為第二下拉節(jié)點(diǎn)，所述電位穩(wěn)定單元用于根據(jù)所述第一下拉節(jié)點(diǎn)的電位和所述第一上拉節(jié)點(diǎn)的電位使得所述第二下拉節(jié)點(diǎn)輸出比所述第一下拉節(jié)點(diǎn)更為平穩(wěn)的電位，以通過所述第五薄膜晶體管控制所述陣列基板柵極驅(qū)動電路的輸出。

根據(jù)本發(fā)明的一個實施例，所述電位穩(wěn)定單元包括：第六薄膜晶體管，所述第六薄膜晶體管的柵極與漏極相連后作為所述電位穩(wěn)定單元的第一輸入端，所述第六薄膜晶體管的源極與所述第二下拉節(jié)點(diǎn)相連；第七薄膜晶體管，所述第七薄膜晶體管的柵極作為所述電位穩(wěn)定單元的第二輸入端，所述第七薄膜晶體管的源極與所述直流低電平信號端相連，所述第七薄膜晶體管的漏極與所述第二下拉節(jié)點(diǎn)相連；第三電容，所述第三電容的一端與所述第二下拉節(jié)點(diǎn)相連，所述第三電容的另一端與所述直流低電平信號端相連。

根據(jù)本發(fā)明的一個實施例，所述充放電通路包括：第八薄膜晶體管，所述第八薄膜晶體管的柵極與第一信號輸入端相連，所述第八薄膜晶體管的漏極與第一信號控制端相連，所述第八薄膜晶體管的源極與所述第一上拉節(jié)點(diǎn)相連；第九薄膜晶體管，所述第九薄膜晶體管的柵極與第二信號輸入端相連，所述第九薄膜晶體管的源極與第二信號控制端相連，所述第九薄膜晶體管的漏極分別與所述第一上拉節(jié)點(diǎn)和所述第八薄膜晶體管的源極相連，其中，當(dāng)所述第一信號輸入端提供的輸入信號為高電平、所述第一信號控制端提供的控制信號為高電平時，所述第八薄膜晶體管打開，所述第一信號控制端提供的高電平通過所述第八薄膜晶體管給所述第一電容充電；當(dāng)所述第二信號輸入端提供的輸入信號為高電平、所述第二信號控制端提供的控制信號為低電平時，所述第九薄膜晶體管打開，所述第一電容通過所述第九薄膜晶體管放電，所述第一上拉節(jié)點(diǎn)通過所述第九薄膜晶體管拉低到低電平。

根據(jù)本發(fā)明的一個實施例，當(dāng)所述第一信號控制端提供的控制信號為高電平且所述第二信號控制端提供的控制信號為低電平時，所述陣列基板柵極驅(qū)動電路進(jìn)行正掃；當(dāng)所述第一信號控制端提供的控制信號為低電平且所述第二信號控制端提供的控制信號為高電平時，所述陣列基板柵極驅(qū)動電路進(jìn)行反掃。

根據(jù)本發(fā)明的一個實施例，所述的陣列基板柵極驅(qū)動電路，還包括：第十薄膜晶體管，所述第十薄膜晶體管的柵極與所述第一上拉節(jié)點(diǎn)相連，所述第十薄膜晶體管的漏極與第一下拉節(jié)點(diǎn)相連，所述第十薄膜晶體管的源極與直流低電平信號端相連；第十一薄膜晶體管，所述第十一薄膜晶體管的漏極與所述第二上拉節(jié)點(diǎn)相連，所述第十一薄膜晶體管的柵極與所述第一下拉節(jié)點(diǎn)相連，所述第十一薄膜晶體管的源極與所述直流低電平信號端相連。

根據(jù)本發(fā)明的一個實施例，當(dāng)所述第一時鐘信號輸入端提供的時鐘信號為高電平時，第二時鐘信號輸入端提供的時鐘信號為低電平；當(dāng)所述第二時鐘信號輸入端提供的時鐘信號為高電平時，所述第一時鐘信號輸入端提供的時鐘信號為低電平。

根據(jù)本發(fā)明的一個實施例，當(dāng)所述第一信號控制端提供的控制信號為高電平且所述第二信號控制端提供的控制信號為低電平時，其中，在第一信號輸入端提供的輸入信號為高電平、第一時鐘信號輸入端提供的時鐘信號為低電平且第二時鐘信號輸入端提供的時鐘信號為高電平時，第一上拉節(jié)點(diǎn)變?yōu)楦唠娖?，第一薄膜晶體管打開，第二上拉節(jié)點(diǎn)與第一時鐘信號輸入端提供的時鐘信號保持一致為低電平，第二薄膜晶體管關(guān)斷，所述陣列基板柵極驅(qū)動電路的輸出保持低電平；并且，第十薄膜晶體管打開，第一下拉節(jié)點(diǎn)被連通至直流低電平信號端，第二電容放電，第一下拉節(jié)點(diǎn)的電位降低到低電平，第十一薄膜晶體管關(guān)斷，以及第七薄膜晶體管打開，第二下拉節(jié)點(diǎn)被連通至直流低電平信號端，第三電容放電，第二下拉節(jié)點(diǎn)的電位降低到低電平，第五薄膜晶體管關(guān)斷。

根據(jù)本發(fā)明的一個實施例，在第一信號輸入端提供的輸入信號為低電平、第一時鐘信號輸入端提供的時鐘信號為高電平且第二時鐘信號輸入端提供的時鐘信號為低電平時，第八薄膜晶體管關(guān)斷，第一電容保持第一上拉節(jié)點(diǎn)的高電平，第一上拉節(jié)點(diǎn)的電平隨著第一時鐘信號輸入端提供的時鐘信號進(jìn)行變化，保持第一薄膜晶體管處于打開狀態(tài)，并且第二上拉節(jié)點(diǎn)的電平跟隨第一時鐘信號輸入端提供的時鐘信號，變?yōu)楦唠娖?，第二薄膜晶體管打開，所述陣列基板柵極驅(qū)動電路的輸出為高電平。

根據(jù)本發(fā)明的一個實施例，在第二信號輸入端提供的輸入信號為高電平、第一時鐘信號輸入端提供的時鐘信號為低電平且第二時鐘信號輸入端提供的時鐘信號為高電平時，第九薄膜晶體管打開，第一電容通過第九薄膜晶體管放電，第一上拉節(jié)點(diǎn)變?yōu)榈碗娖剑谝槐∧ぞw管關(guān)斷，并且第三薄膜晶體管打開，第二時鐘信號輸入端提供的高電平通過第三薄膜晶體管給第二電容充電，第一下拉節(jié)點(diǎn)變?yōu)楦唠娖?，第四薄膜晶體管打開，進(jìn)一步確保第一上拉節(jié)點(diǎn)的電位被拉低，第十一薄膜晶體管打開，第二上拉節(jié)點(diǎn)被拉至低電平，第二薄膜晶體管關(guān)斷，以及第一下拉節(jié)點(diǎn)的高電平通過第六薄膜晶體管給第三電容充電，第二下拉節(jié)點(diǎn)變?yōu)楦唠娖?，第五薄膜晶體管打開，所述陣列基板柵極驅(qū)動電路的輸出為低電平。

在本發(fā)明的一些實施例中，當(dāng)所述陣列基板柵極驅(qū)動電路為多級級聯(lián)時，所述第一信號輸入端提供的輸入信號為上一級柵極驅(qū)動電路的輸出信號，所述第二信號輸入端提供的輸入信號為下一級柵極驅(qū)動電路的輸出信號。

為達(dá)到上述目的，本發(fā)明第二方面實施例還提出了一種觸控顯示裝置，其包括上述的陣列基板柵極驅(qū)動電路。

根據(jù)本發(fā)明實施例的觸控顯示裝置，通過上述的陣列基板柵極驅(qū)動電路，能夠?qū)崿F(xiàn)雙重上拉節(jié)點(diǎn)即雙PU點(diǎn)對陣列基板柵極驅(qū)動電路的輸出進(jìn)行控制，不僅減弱第一時鐘信號輸入端提供的時鐘信號波動對陣列基板柵極驅(qū)動電路輸出的影響，使得輸出更加穩(wěn)定，并且還能實現(xiàn)雙重下拉節(jié)點(diǎn)即雙PD(Pull Down)點(diǎn)對陣列基板柵極驅(qū)動電路的輸出進(jìn)行控制，進(jìn)一步增加陣列基板柵極驅(qū)動電路輸出的穩(wěn)定性，增加電路的驅(qū)動能力和抗噪聲能力，具有輸出噪聲低、穩(wěn)定性高的特點(diǎn)，可以提高顯示面板的優(yōu)良率，顯著改善顯示效果，充分滿足用戶的需要。

此外，本發(fā)明實施例還提出了一種觸控式電子設(shè)備，其包括上述的觸控顯示裝置。

本發(fā)明實施例的觸控式電子設(shè)備，采用上述的觸控顯示裝置，觸控顯示效果佳，響應(yīng)快速，穩(wěn)定性高，抗噪能力高，提高了用戶體驗。

附圖說明

圖1為根據(jù)本發(fā)明一個實施例的11T3C的GOA電路示意圖；

圖2為根據(jù)本發(fā)明一個實施例的11T3C的GOA電路的對應(yīng)時序圖；

圖3為根據(jù)本發(fā)明實施例的觸控顯示裝置的方框示意圖；以及

圖4為根據(jù)本發(fā)明實施例的觸控式電子設(shè)備的方框示意圖。

具體實施方式

下面詳細(xì)描述本發(fā)明的實施例，所述實施例的示例在附圖中示出，其中自始至終相同或類似的標(biāo)號表示相同或類似的元件或具有相同或類似功能的元件。下面通過參考附圖描述的實施例是示例性的，旨在用于解釋本發(fā)明，而不能理解為對本發(fā)明的限制。

下面參照附圖來描述根據(jù)本發(fā)明實施例提出的陣列基板柵極驅(qū)動電路、觸控顯示裝置和觸控式電子設(shè)備。

結(jié)合附圖所示，本發(fā)明實施例提出的陣列基板柵極驅(qū)動電路包括：第一電容C1、第一薄膜晶體管(Thin Film Transistor)T1、第二薄膜晶體管T2和充放電通路10。

如圖1所示，第一電容C1的一端作為第一上拉節(jié)點(diǎn)PU1點(diǎn)，第一電容C1的另一端作為為第二上拉節(jié)點(diǎn)PU2點(diǎn)，第一薄膜晶體管T1的柵極與第一上拉節(jié)點(diǎn)PU1點(diǎn)相連，第一薄膜晶體管T1的源極與第二上拉節(jié)點(diǎn)PU2點(diǎn)相連，第一薄膜晶體管T1的漏極與第一時鐘信號輸入端CK相連；第二薄膜晶體管T2的柵極與第二上拉節(jié)點(diǎn)PU2點(diǎn)相連，第二薄膜晶體管T2的漏極與直流高電平信號端VGH相連，第二薄膜晶體管T2的源極作為陣列基板柵極驅(qū)動電路的輸出端OUT，即可以是觸控顯示裝置例如LCD顯示器的多級級聯(lián)柵極驅(qū)動電路中下一級的GOA電路的第一信號輸入端；充放電通路10分別連接信號輸入端(即連接第一信號輸入端INPUT和第二信號輸入端RESET)和信號控制端(即第一信號控制端CN和第二信號控制端CNB)，充放電通路10在信號輸入端提供的輸入信號、信號控制端提供的控制信號的共同作用下對第一電容C1進(jìn)行充放電，其中，在對第一電容C1進(jìn)行充電后，第一電容C1和第一薄膜晶體管T1對第一上拉節(jié)點(diǎn)PU1點(diǎn)進(jìn)行電壓自舉以使第一時鐘信號輸入端CK提供的時鐘信號向第二上拉節(jié)點(diǎn)PU2點(diǎn)傳導(dǎo)，并通過第二薄膜晶體管T2使得直流高電平信號端VGH提供的高電平控制陣列基板柵極驅(qū)動電路的輸出。

也就是說，在本發(fā)明的實施例中，PU1點(diǎn)通過第一電容C1與第一薄膜晶體管T1的組合，可以實現(xiàn)電壓自舉，以保證第一時鐘信號輸入端CK提供的時鐘信號向PU點(diǎn)的傳導(dǎo)，PU點(diǎn)電平控制第二薄膜晶體管T2的柵極，以保證陣列基板柵極驅(qū)動電路的輸出端OUT輸出高電平，從而雙PU點(diǎn)的構(gòu)造，可以減弱第一時鐘信號輸入端CK提供的時鐘信號波動對陣列基板柵極驅(qū)動電路輸出的影響，保證陣列基板柵極驅(qū)動電路的輸出穩(wěn)定，并能提高電路驅(qū)動能力。

根據(jù)本發(fā)明實施例的陣列基板柵極驅(qū)動電路，通過充放電通路對第一電容進(jìn)行充放電，并在對第一電容進(jìn)行充電后，第一電容和第一薄膜晶體管對第一上拉節(jié)點(diǎn)進(jìn)行電壓自舉以使第一時鐘信號輸入端提供的時鐘信號向第二上拉節(jié)點(diǎn)傳導(dǎo)，并通過第二薄膜晶體管使得直流高電平信號端提供的高電平控制陣列基板柵極驅(qū)動電路的輸出，實現(xiàn)雙重上拉節(jié)點(diǎn)即雙PU點(diǎn)對輸出進(jìn)行控制，從而減弱第一時鐘信號輸入端提供的時鐘信號波動對陣列基板柵極驅(qū)動電路輸出的影響，使得輸出更加穩(wěn)定，并能夠增加電路的驅(qū)動能力和抗噪聲能力，具有輸出噪聲低、穩(wěn)定性高的特點(diǎn)，可以提高顯示面板的優(yōu)良率，顯著改善顯示效果。

根據(jù)本發(fā)明的一個實施例，如圖1所示，上述的陣列基板柵極驅(qū)動電路還包括：第二電容C2、第三薄膜晶體管T3、第四薄膜晶體管T4、第五薄膜晶體管T5和電位穩(wěn)定單元20，電位穩(wěn)定單元20起到穩(wěn)定第二下拉節(jié)點(diǎn)PD2點(diǎn)電位的作用。

其中，第二電容C2的一端作為第一下拉節(jié)點(diǎn)PD1點(diǎn)，第二電容C2的另一端連接直流低電平信號端VGL，第三薄膜晶體管T3的源極與第一下拉節(jié)點(diǎn)PD1點(diǎn)相連，第三薄膜晶體管T3的柵極與漏極相連后連接到第二時鐘信號輸入端CKB；第四薄膜晶體管T4的漏極與第一上拉節(jié)點(diǎn)PU1點(diǎn)相連，第四薄膜晶體管T4的柵極與第一下拉節(jié)點(diǎn)PD1點(diǎn)相連，第四薄膜晶體管T4的源極與直流低電平信號端VGL相連；第五薄膜晶體管T5的漏極與第二薄膜晶體管T2的源極相連，第五薄膜晶體管T5的源極與直流低電平信號端VGL相連；電位穩(wěn)定單元20的第一輸入端與第一下拉節(jié)點(diǎn)PD1點(diǎn)相連，電位穩(wěn)定單元20的第二輸入端與第一上拉節(jié)點(diǎn)PU1點(diǎn)相連，電位穩(wěn)定單元20的輸出端與第五薄膜晶體管T5的柵極相連，電位穩(wěn)定單元20的輸出端作為第二下拉節(jié)點(diǎn)PD2點(diǎn)，電位穩(wěn)定單元20用于根據(jù)第一下拉節(jié)點(diǎn)PD1點(diǎn)的電位和第一上拉節(jié)點(diǎn)PU1點(diǎn)的電位使得第二下拉節(jié)點(diǎn)PD2點(diǎn)輸出比第一下拉節(jié)點(diǎn)PD1點(diǎn)更為平穩(wěn)的電位，以通過第五薄膜晶體管T5控制陣列基板柵極驅(qū)動電路的輸出。

具體地，在本發(fā)明的一個實施例中，如圖1所示，電位穩(wěn)定單元20包括：第六薄膜晶體管T6、第七薄膜晶體管T7和第三電容C3。第六薄膜晶體管T6的柵極與漏極相連后作為電位穩(wěn)定單元20的第一輸入端，第六薄膜晶體管T6的源極與第二下拉節(jié)點(diǎn)PD2點(diǎn)相連；第七薄膜晶體管T7的柵極作為電位穩(wěn)定單元20的第二輸入端，第七薄膜晶體管T7的源極與直流低電平信號端VGL相連，第七薄膜晶體管T7的漏極與第二下拉節(jié)點(diǎn)PD2點(diǎn)相連；第三電容C3的一端與第二下拉節(jié)點(diǎn)PD2點(diǎn)相連，第三電容C3的另一端與直流低電平信號端VGL相連。

即言，在本發(fā)明的實施例中，第一下拉節(jié)點(diǎn)PD1點(diǎn)通過第二電容C2保持電位，通過T4、T11反饋?zhàn)饔眠M(jìn)一步保證PU1點(diǎn)、PU2點(diǎn)被拉低到低電平，然后通過T6的傳輸作用和第三電容C3的保持作用，PD2點(diǎn)電位相對于PD1點(diǎn)變得更加平穩(wěn)，并且通過增加T7的反饋?zhàn)饔茫沟肞D2點(diǎn)電位更加穩(wěn)定，穩(wěn)定的PD2點(diǎn)電位來控制T5，進(jìn)一步增加了陣列基板柵極驅(qū)動電路的輸出端OUT輸出穩(wěn)定性。

因此，本發(fā)明實施例的陣列基板柵極驅(qū)動電路，通過雙PD點(diǎn)對陣列基板柵極驅(qū)動電路的輸出進(jìn)行控制，進(jìn)一步增加陣列基板柵極驅(qū)動電路輸出的穩(wěn)定性，增加電路的驅(qū)動能力和抗噪聲能力，具有輸出噪聲低、穩(wěn)定性高的特點(diǎn)，可以提高顯示面板的優(yōu)良率。

根據(jù)本發(fā)明的一個實施例，如圖1所示，充放電通路10包括：第八薄膜晶體管T8和第九薄膜晶體管T9。第八薄膜晶體管T8的柵極與第一信號輸入端INPUT例如STV_N-1相連，第八薄膜晶體管T8的漏極與第一信號控制端CN相連，第八薄膜晶體管T8的源極與第一上拉節(jié)點(diǎn)PU1點(diǎn)相連；第九薄膜晶體管T9的柵極與第二信號輸入端RESET例如STV_N+1相連，第九薄膜晶體管T9的源極與第二信號控制端CNB相連，第九薄膜晶體管T9的漏極分別與第一上拉節(jié)點(diǎn)PU1點(diǎn)和第八薄膜晶體管T8的源極相連。其中，當(dāng)?shù)谝恍盘栞斎攵薙TV_N-1提供的輸入信號為高電平、第一信號控制端CN提供的控制信號為高電平時，第八薄膜晶體管T8打開，第一信號控制端CN提供的高電平通過第八薄膜晶體管T8給第一電容C1充電，第一上拉節(jié)點(diǎn)PU1點(diǎn)的電位升高至高電平；當(dāng)?shù)诙盘栞斎攵薙TV_N+1提供的輸入信號為高電平、第二信號控制端CNB提供的控制信號為低電平時，第九薄膜晶體管T9打開，第一電容C1通過第九薄膜晶體管T9放電，第一上拉節(jié)點(diǎn)PU1點(diǎn)的電位通過第九薄膜晶體管T9拉低到低電平。

在本發(fā)明的一個實施例中，當(dāng)?shù)谝恍盘柨刂贫薈N提供的控制信號為高電平且第二信號控制端CNB提供的控制信號為低電平時，陣列基板柵極驅(qū)動電路進(jìn)行正掃；當(dāng)?shù)谝恍盘柨刂贫薈N提供的控制信號為低電平且第二信號控制端CNB提供的控制信號為高電平時，陣列基板柵極驅(qū)動電路進(jìn)行反掃。通過第一信號控制端和第二信號控制端提供的高低電平來控制正反掃的方式，使得陣列基板柵極驅(qū)動電路更具普適性，應(yīng)用范圍廣。

也就是說，如圖1所示，兩個時鐘信號輸入端為第一時鐘信號輸入端CK和第二時鐘信號輸入端CKB，兩個輸入信號端為第一信號輸入端STV_N-1和第二信號輸入端STV_N+1，兩個控制信號輸入端為第一控制信號輸入端CN和第二控制信號輸入端CNB，VGH、VGL、CN和CNB為四個直流電壓信號提供端。其中，第一時鐘信號輸入端CK提供的時鐘信號與第二時鐘信號輸入端CKB提供的時鐘信號依次相差1/2個周期，第一控制信號輸入端CN提供的控制信號與第二控制信號輸入端CNB提供的控制信號為控制正反掃的高低電平，若CN為高電平，CNB為低電平則為正掃，反之則為反掃，STV_N-1與STV_N+1為正、反掃的輸入信號。并且，正反掃的原理是一樣的。

可以理解的是，GOA作為顯示主要的驅(qū)動電路，它的各項性能的好壞直接影響到液晶顯示器的優(yōu)良。因此，GOA驅(qū)動性能的提升與改善，也成為液晶面板行業(yè)競爭的關(guān)鍵技術(shù)。而在GOA電路中，噪聲的降低和穩(wěn)定性的提升永遠(yuǎn)是GOA電路設(shè)計需要考慮的重點(diǎn)，本發(fā)明通過雙重PU點(diǎn)和雙重PD點(diǎn)的設(shè)計而提供的陣列基板柵極驅(qū)動電路，用來驅(qū)動液晶顯示器的柵極，明顯增加了電路的驅(qū)動能力和抗噪聲能力，使得輸出更加平穩(wěn)，具有輸出噪聲低、穩(wěn)定性高的特點(diǎn)，可以大大提高液晶顯示面板良率。

在本發(fā)明的實施例中，如圖1所示，上述的陣列基板柵極驅(qū)動電路還包括：第十薄膜晶體管T10和第十一薄膜晶體管T11，第十薄膜晶體管T10的柵極與第一上拉節(jié)點(diǎn)PU1點(diǎn)相連，第十薄膜晶體管T10的漏極與第一下拉節(jié)點(diǎn)PD1點(diǎn)相連，第十薄膜晶體管T10的源極與直流低電平信號端VGL相連，第十一薄膜晶體管T11的漏極與第二上拉節(jié)點(diǎn)PU2點(diǎn)相連，第十一薄膜晶體管T11的柵極與第一下拉節(jié)點(diǎn)PD1點(diǎn)相連，第十一薄膜晶體管T11的源極與直流低電平信號端VGL相連。

也就是說，本發(fā)明通過使用11個TFT和3個電容組成了11T3C的GOA電路，來驅(qū)動液晶顯示器的柵極。其中，PU1點(diǎn)通過C1與T1的組合，可以實現(xiàn)電位自舉，以保證CK信號向PU2點(diǎn)的傳導(dǎo)，PU2點(diǎn)電位控制T2的柵極，以保證OUT高電平的輸出，因此采用雙PU點(diǎn)的設(shè)計，可以減弱CK信號波動對于OUT輸出的影響。并且，PD1點(diǎn)通過電容C2保持電位，通過T4、T11反饋?zhàn)饔眠M(jìn)一步保證PU1點(diǎn)、PU2點(diǎn)電位被拉低，以及通過T6的傳輸作用和電容C3的保持作用，PD2點(diǎn)電位相對于PD1點(diǎn)變得更加平穩(wěn)，并且通過增加T7的反饋?zhàn)饔?，使得PD2點(diǎn)更加穩(wěn)定，穩(wěn)定的PD2點(diǎn)控制T5，進(jìn)一步增加了OUT輸出穩(wěn)定性。

需要說明的是，本發(fā)明實施例的陣列基板柵極驅(qū)動電路可以是液晶顯示器的驅(qū)動電路中的一級，而液晶顯示器的驅(qū)動電路可以有多級GOA電路，多級GOA電路級聯(lián)在一起。

即言，當(dāng)陣列基板柵極驅(qū)動電路為多級級聯(lián)時，第一信號輸入端提供的輸入信號為上一級柵極驅(qū)動電路的輸出信號，第二信號輸入端提供的輸入信號為下一級柵極驅(qū)動電路的輸出信號。

根據(jù)本發(fā)明的一個實施例，如圖2所示，當(dāng)?shù)谝粫r鐘信號輸入端CK提供的時鐘信號為高電平時，第二時鐘信號輸入端CKB提供的時鐘信號為低電平；當(dāng)?shù)诙r鐘信號輸入端CKB提供的時鐘信號為高電平時，第一時鐘信號輸入端CK提供的時鐘信號為低電平。

即言，第一時鐘信號輸入端CK提供的時鐘信號與第二時鐘信號輸入端CKB提供的時鐘信號依次相差1/2個周期。

具體地，在本發(fā)明的一個實施例中，結(jié)合圖1和圖2所示，當(dāng)?shù)谝恍盘柨刂贫薈N提供的控制信號為高電平且第二信號控制端CNB提供的控制信號為低電平時，進(jìn)行正掃。下面就以正掃為例進(jìn)行說明，圖2為11T3C的GOA電路對應(yīng)時序，此時第一信號控制端CN提供的控制信號為高電平，第二信號控制端CNB提供的控制信號為低電平，第一信號輸入端STV_N-1提供上級輸入信號，第二信號輸入端STV_N+1提供下級輸入信號。

其中，在t1時刻，在第一信號輸入端STV_N-1提供的輸入信號為高電平、第一時鐘信號輸入端CK提供的時鐘信號為低電平且第二時鐘信號輸入端CKB提供的時鐘信號為高電平時，第一上拉節(jié)點(diǎn)PU1點(diǎn)變?yōu)楦唠娖剑谝槐∧ぞw管T1打開，第二上拉節(jié)點(diǎn)PU2點(diǎn)與第一時鐘信號輸入端CK提供的時鐘信號保持一致為低電平，第二薄膜晶體管T2關(guān)斷，陣列基板柵極驅(qū)動電路的輸出保持低電平；并且，第十薄膜晶體管T10打開，第一下拉節(jié)點(diǎn)PD1點(diǎn)被連通至直流低電平信號端VGL，第二電容C2放電，第一下拉節(jié)點(diǎn)PD1點(diǎn)的電位降低到低電平，第十一薄膜晶體管T11關(guān)斷，以及第七薄膜晶體管T7打開，第二下拉節(jié)點(diǎn)PD2點(diǎn)被連通至直流低電平信號端VGL，第三電容C3放電，第二下拉節(jié)點(diǎn)PD2點(diǎn)的電位降低到低電平，第五薄膜晶體管T5關(guān)斷。

也就是說，在第一信號輸入端STV_N-1提供的輸入信號為高電平、第一時鐘信號輸入端CK提供的時鐘信號為低電平且第二時鐘信號輸入端CKB提供的時鐘信號為高電平時，T8打開，CN提供的高電平通過T8給C1充電，PU1點(diǎn)→高電平→T1打開→CK提供的低電平連通至PU2點(diǎn)，PU2點(diǎn)與CK電位一致，保持為低電平，T2關(guān)斷，OUT保持低電平輸出；T10打開，PD1點(diǎn)被連通至VGL，電容C2放電，PD1點(diǎn)電位降低到低電平，T11關(guān)斷；T7打開，PD2點(diǎn)被連通至VGL，電容C3放電，PD2點(diǎn)電位降低到低電平，T5關(guān)斷。

在t2時刻，在第一信號輸入端STV_N-1提供的輸入信號為低電平、第一時鐘信號輸入端CK提供的時鐘信號為高電平且第二時鐘信號輸入端CKB提供的時鐘信號為低電平時，第八薄膜晶體管T8關(guān)斷，第一電容C1保持第一上拉節(jié)點(diǎn)PU1點(diǎn)的高電平，第一上拉節(jié)點(diǎn)PU1點(diǎn)的電平隨著第一時鐘信號輸入端CK提供的時鐘信號進(jìn)行變化，保持第一薄膜晶體管T1處于打開狀態(tài)，并且第二上拉節(jié)點(diǎn)PU2點(diǎn)的電平跟隨第一時鐘信號輸入端CK提供的時鐘信號，變?yōu)楦唠娖?，第二薄膜晶體管T2打開，陣列基板柵極驅(qū)動電路的輸出為高電平。

也就是說，在第一信號輸入端STV_N-1提供的輸入信號為低電平、第一時鐘信號輸入端CK提供的時鐘信號為高電平且第二時鐘信號輸入端CKB提供的時鐘信號為低電平時，T8關(guān)閉，其中，電容C1有效地保證了PU1點(diǎn)的高電位，PU1點(diǎn)電位隨著CK提供的時鐘信號進(jìn)行變化，發(fā)生自舉有效地保證了T1的打開狀態(tài)；PU2點(diǎn)電位隨CK提供的時鐘信號電位進(jìn)行變化，即變?yōu)楦唠娖剑琓2打開，輸出端OUT輸出高電平。即言，PU1點(diǎn)通過C1與T1的組合，可以實現(xiàn)電位自舉，以保證CK信號向PU2點(diǎn)的傳導(dǎo)，PU2點(diǎn)電位控制T2的柵極，以保證OUT高電平的輸出，因此采用雙PU點(diǎn)的設(shè)計，可以減弱CK信號波動對于OUT輸出的影響。

在t3時刻，在第二信號輸入端STV_N+1提供的輸入信號為高電平、第一時鐘信號輸入端CK提供的時鐘信號為低電平且第二時鐘信號輸入端CKB提供的時鐘信號為高電平時，第九薄膜晶體管T9打開，第一電容C1通過第九薄膜晶體管T9放電，第一上拉節(jié)點(diǎn)PU1點(diǎn)變?yōu)榈碗娖?，第一薄膜晶體管T1關(guān)斷，并且第三薄膜晶體管T3打開，第二時鐘信號輸入端CKB提供的高電平通過第三薄膜晶體管T3給第二電容C2充電，第一下拉節(jié)點(diǎn)PD1點(diǎn)變?yōu)楦唠娖?，第四薄膜晶體管T4打開，進(jìn)一步確保第一上拉節(jié)點(diǎn)PU1點(diǎn)的電位被拉低，第十一薄膜晶體管T11打開，第二上拉節(jié)點(diǎn)PU2點(diǎn)被拉至低電平，第二薄膜晶體管T2關(guān)斷，以及第一下拉節(jié)點(diǎn)PD1點(diǎn)的高電平通過第六薄膜晶體管T6給第三電容C3充電，第二下拉節(jié)點(diǎn)PD2點(diǎn)變?yōu)楦唠娖剑谖灞∧ぞw管T5打開，陣列基板柵極驅(qū)動電路的輸出為低電平。

也就是說，在第二信號輸入端STV_N+1提供的輸入信號為高電平、第一時鐘信號輸入端CK提供的時鐘信號為低電平且第二時鐘信號輸入端CKB提供的時鐘信號為高電平時，T9打開，C1通過T9放電，連通至CNB，PU1點(diǎn)電位降低，T1關(guān)斷；T3打開，CKB提供的高電平通過T3給C2充電，PD1點(diǎn)電位升高→T4打開，進(jìn)一步確保PU1點(diǎn)電位的拉低，T11打開，PU2點(diǎn)電位被拉至低電平，T2關(guān)斷；PD1點(diǎn)高電位通過T6給C3充電，PD2點(diǎn)電位升高至高電平，T5打開，輸出端OUT輸出低電平。即言，PD1點(diǎn)通過電容C2保持電位，通過T4、T11反饋?zhàn)饔眠M(jìn)一步保證PU1點(diǎn)、PU2點(diǎn)電位被拉低，以及通過T6的傳輸作用和電容C3的保持作用，PD2點(diǎn)電位相對于PD1點(diǎn)變得更加平穩(wěn)，并且通過增加T7的反饋?zhàn)饔?，使得PD2點(diǎn)更加穩(wěn)定，穩(wěn)定的PD2點(diǎn)控制T5，進(jìn)一步增加了OUT輸出穩(wěn)定性。

如圖3所示，本發(fā)明的實施例還提出了一種觸控顯示裝置100，其包括上述實施例描述的陣列基板柵極驅(qū)動電路200。

其中，該觸控顯示裝置100可以是液晶顯示器，或者其他具有觸控顯示功能的裝置。

根據(jù)本發(fā)明實施例的觸控顯示裝置，通過上述的陣列基板柵極驅(qū)動電路，能夠?qū)崿F(xiàn)雙重上拉節(jié)點(diǎn)即雙PU點(diǎn)對陣列基板柵極驅(qū)動電路的輸出進(jìn)行控制，不僅減弱第一時鐘信號輸入端提供的時鐘信號波動對陣列基板柵極驅(qū)動電路輸出的影響，使得輸出更加穩(wěn)定，并且還能實現(xiàn)雙重下拉節(jié)點(diǎn)即雙PD(Pull Down)點(diǎn)對陣列基板柵極驅(qū)動電路的輸出進(jìn)行控制，進(jìn)一步增加陣列基板柵極驅(qū)動電路輸出的穩(wěn)定性，增加電路的驅(qū)動能力和抗噪聲能力，具有輸出噪聲低、穩(wěn)定性高的特點(diǎn)，可以提高顯示面板的優(yōu)良率，顯著改善顯示效果，充分滿足用戶的需要。

此外，如圖4所示，本發(fā)明的實施例還提出了一種觸控式電子設(shè)備300，其包括上述的觸控顯示裝置100。其中，該觸控式電子設(shè)備300可以是帶有觸控顯示屏的手機(jī)、平板等。

本發(fā)明實施例的觸控式電子設(shè)備，采用上述的觸控顯示裝置，觸控顯示效果佳，響應(yīng)快速，穩(wěn)定性高，抗噪能力高，提高了用戶體驗。

在本發(fā)明的描述中，需要理解的是，術(shù)語“中心”、“縱向”、“橫向”、“長度”、“寬度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“豎直”、“水平”、“頂”、“底”“內(nèi)”、“外”、“順時針”、“逆時針”、“軸向”、“徑向”、“周向”等指示的方位或位置關(guān)系為基于附圖所示的方位或位置關(guān)系，僅是為了便于描述本發(fā)明和簡化描述，而不是指示或暗示所指的裝置或元件必須具有特定的方位、以特定的方位構(gòu)造和操作，因此不能理解為對本發(fā)明的限制。

此外，術(shù)語“第一”、“第二”僅用于描述目的，而不能理解為指示或暗示相對重要性或者隱含指明所指示的技術(shù)特征的數(shù)量。由此，限定有“第一”、“第二”的特征可以明示或者隱含地包括至少一個該特征。在本發(fā)明的描述中，“多個”的含義是至少兩個，例如兩個，三個等，除非另有明確具體的限定。

在本發(fā)明中，除非另有明確的規(guī)定和限定，術(shù)語“安裝”、“相連”、“連接”、“固定”等術(shù)語應(yīng)做廣義理解，例如，可以是固定連接，也可以是可拆卸連接，或成一體；可以是機(jī)械連接，也可以是電連接；可以是直接相連，也可以通過中間媒介間接相連，可以是兩個元件內(nèi)部的連通或兩個元件的相互作用關(guān)系，除非另有明確的限定。對于本領(lǐng)域的普通技術(shù)人員而言，可以根據(jù)具體情況理解上述術(shù)語在本發(fā)明中的具體含義。

在本發(fā)明中，除非另有明確的規(guī)定和限定，第一特征在第二特征“上”或“下”可以是第一和第二特征直接接觸，或第一和第二特征通過中間媒介間接接觸。而且，第一特征在第二特征“之上”、“上方”和“上面”可是第一特征在第二特征正上方或斜上方，或僅僅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第一特征在第二特征正下方或斜下方，或僅僅表示第一特征水平高度小于第二特征。

在本說明書的描述中，參考術(shù)語“一個實施例”、“一些實施例”、“示例”、“具體示例”、或“一些示例”等的描述意指結(jié)合該實施例或示例描述的具體特征、結(jié)構(gòu)、材料或者特點(diǎn)包含于本發(fā)明的至少一個實施例或示例中。在本說明書中，對上述術(shù)語的示意性表述不必須針對的是相同的實施例或示例。而且，描述的具體特征、結(jié)構(gòu)、材料或者特點(diǎn)可以在任一個或多個實施例或示例中以合適的方式結(jié)合。此外，在不相互矛盾的情況下，本領(lǐng)域的技術(shù)人員可以將本說明書中描述的不同實施例或示例以及不同實施例或示例的特征進(jìn)行結(jié)合和組合。

盡管上面已經(jīng)示出和描述了本發(fā)明的實施例，可以理解的是，上述實施例是示例性的，不能理解為對本發(fā)明的限制，本領(lǐng)域的普通技術(shù)人員在本發(fā)明的范圍內(nèi)可以對上述實施例進(jìn)行變化、修改、替換和變型。