一種功耗控制電路及穿戴類電子產品的制作方法

本實用新型屬于系統電路設計技術領域，具體地說，是涉及一種用于控制系統功耗的電路設計。

背景技術：

隨著穿戴類電子產品的快速發展和迅速普及，在穿戴類電子產品上集成的功能越來越多，不同類型的傳感器、功能芯片等外圍器件被越來越多的整合到系統方案中，使得連接主控芯片的通信總線上掛載的外圍芯片越來越多。這些外圍芯片在通過通信總線與主控芯片連接通信時，為了確保信號傳輸的穩定性，通常需要在每一根總線上連接上拉電路，如圖1所示，例如通過上拉電阻R連接至系統電源VDD，以將高電平信號的電位穩定在統一的VDD電位上，避免信號在傳輸過程中因受噪聲干擾而出現錯誤。

采用在通信總線上連接上拉電路的系統設計，雖然可以解決信號傳輸穩定性的問題，但是，為了保證響應速度，上拉電阻R的阻值不能設置得過大，這就導致電子產品在待機時通信總線上會存在微安級的系統漏電。并且，隨著通信總線上掛載的外圍芯片逐漸增多，系統漏電也會逐漸增大，繼而導致電子產品的待機功耗隨之增大。

此外，大多數功能芯片的電源端子都是通過供電線路連接至系統電源，接收系統電源提供的工作電壓的。當電子產品待機時，為降低系統功耗，這些功能芯片往往處于不工作狀態。但是，系統電源在待機期間仍然存在，這就導致供電線路上仍會有微安級的系統漏電存在。并且，隨著穿戴類電子產品內部集成的功能芯片的數量的不斷增加，這種系統漏電也在逐漸的增大，繼而導致電子產品的待機功耗隨之增大。

產品待機功耗的增大，導致系統消耗的電量增加，但由于穿戴類電子產品受制于外形設計，其內部所使用的電池的體積不能太大，電池的電能儲存能力偏低，因而日漸增大的待機功耗無疑會導致產品工作時間的不斷縮短，使得用戶在使用時需要頻繁充電，嚴重影響了用戶的使用體驗。

基于此，如何降低系統功耗，延長產品的待機和工作時間，是目前穿戴類電子產品面臨的主要問題之一。

技術實現要素：

本實用新型針對存在系統漏電的電子產品提出了一種功耗控制電路，通過在系統電路中設置儲能電容對產品在待機時產生的漏電流進行回收再利用，由此可以補償一部分因系統待機功耗損失的電能，以延長電子產品的續航時間。

為解決上述技術問題，本實用新型采用以下技術方案予以實現：

本實用新型在一個方面提出了一種功耗控制電路，包括儲能電容、主電源電路和控制電路；所述儲能電容通過電流分支連接至系統電路在待機時存在漏電流的常規線路上；所述主電源電路連接系統電路中的用電負載，為用電負載提供工作電壓；其中，所述儲能電容通過放電線路連接至所述主電源電路；所述控制電路在系統電路進入待機狀態時，連通所述的電流分支，使所述常規線路中的漏電流經由所述電流分支傳送至所述的儲能電容，為所述儲能電容充電；在系統電路轉入運行狀態后，所述控制電路切斷所述電流分支并連通所述放電線路，通過所述儲能電容向所述主電源電路放電，為所述用電負載供電。

進一步的，在所述功耗控制電路還包括連接在所述待機時存在漏電流的常規線路中的第一開關、連接在所述電流分支中的第二開關和連接在所述放電線路中的第三開關；其中，所述控制電路通過控制所述第一開關通斷以改變所述常規線路的通斷狀態，通過控制所述第二開關通斷以改變所述電流分支的通斷狀態，通過控制所述第三開關通斷以改變所述放電線路的通斷狀態。

優選的，所述第一開關和第三開關優選采用N溝道MOS管，分別稱為第一N溝道MOS管和第二N溝道MOS管，所述第二開關優選采用P溝道MOS管，稱為第一P溝道MOS管；將所述第一N溝道MOS管的源極和漏極連接在所述常規線路中，將所述第一P溝道MOS管的源極和漏極連接在所述電流分支中，將所述第二N溝道MOS管的源極和漏極連接在所述放電線路中；通過所述控制電路輸出一路使能信號分別傳輸至第一N溝道MOS管的柵極、第二N溝道MOS管的柵極和第一P溝道MOS管的柵極；在系統電路待機時，置所述使能信號為低電平，控制第一N溝道MOS管和第二N溝道MOS管截止，第一P溝道MOS管飽和導通，以控制所述儲能電容充電；在系統電路轉入運行狀態后，置所述使能信號為高電平，控制所述第一N溝道MOS管和第二N溝道MOS管飽和導通，第一P溝道MOS管截止，以控制所述儲能電容放電，且連通所述常規線路，確保系統電路正常運行。

為了使通過儲能電容回饋至主電源電路的電壓穩定，本實用新型優選在所述功耗控制電路中進一步設置穩壓電路，連接所述的放電線路，接收所述儲能電容放電輸出的電能，并進行穩壓處理后，輸出至所述的主電源電路；其中，在所述主電源電路中設置有主電源，所述主電源電路在系統電路轉入運行狀態后，首先輸出所述儲能電容釋放的電能，為所述用電負載供電，待所述儲能電容放電結束后，自動切換至所述主電源為所述用電負載供電。

為了實現儲能電容優先放電，本實用新型在所述主電源電路中還設置有供電輸出端、第三N溝道MOS管和第二P溝道MOS管，將所述穩壓電路的輸出端分別與所述第三N溝道MOS管的柵極、漏極以及第二P溝道MOS管的柵極對應連接，將所述第二P溝道MOS管的源極連接所述主電源，第二P溝道MOS管的漏極和第三N溝道MOS管的源極均連接至所述的供電輸出端，通過所述供電輸出端輸出所述用電負載所需的工作電壓，或者將所述供電輸出端連接至電壓轉換電路，通過電壓轉換電路轉換輸出所述用電負載所需的工作電壓，以滿足系統電路中各用電負載的用電需求。

進一步的，所述控制電路通過通信總線連接外圍芯片，所述常規線路為連接在所述通信總線上的上拉電路；和/或，在所述系統電路中設置有若干待機時進入不工作狀態的功能芯片，所述常規線路為連接所述功能芯片的電源端子的供電線路。

本實用新型在又一方面還提出了一種穿戴類電子產品，包括系統電路、儲能電容、主電源電路和控制電路；所述儲能電容通過電流分支連接至系統電路在待機時存在漏電流的常規線路上；所述主電源電路連接系統電路中的用電負載，為用電負載提供工作電壓；其中，所述儲能電容通過放電線路連接至所述主電源電路；所述控制電路在系統電路進入待機狀態時，連通所述的電流分支，使所述常規線路中的漏電流經由所述電流分支傳送至所述的儲能電容，為所述儲能電容充電；在系統電路轉入運行狀態后，所述控制電路切斷所述電流分支并連通所述放電線路，通過所述儲能電容向所述主電源電路放電，為所述用電負載供電。

與現有技術相比，本實用新型的優點和積極效果是：本實用新型針對待機時存在系統漏電的電子產品提出了一種對漏電流進行回收再利用的控制電路，通過對待機時導致系統功耗增加的漏電流進行回收，并為產品自身的系統電路供電，由此可以補償一部分因系統待機功耗損失的電能，以降低電子產品的總耗電量，提升電能的使用效率，延長電子產品的待機和使用時間。本實用新型的功耗控制電路結構簡單，占用PCB板的面積小，尤其適合應用在尺寸受限、電池容量較小的穿戴類電子產品中，以延長該類電子產品的續航時間，改善用戶的使用體驗。

結合附圖閱讀本實用新型實施方式的詳細描述后，本實用新型的其他特點和優點將變得更加清楚。

附圖說明

圖1是現有技術中連接在通信總線上的上拉電路的一種實施例的電路原理圖；

圖2是本實用新型所提出的功耗控制電路的一種實施例的電路原理圖；

圖3是圖2中主電源電路的一種實施例的電路原理圖。

具體實施方式

下面結合附圖對本實用新型的具體實施方式作進一步詳細地說明。

本實施例針對待機時系統電路中存在漏電流的電子產品，提出了一種功耗控制電路，通過對系統電路在待機時產生的漏電流進行回收再利用，以期達到降低系統功耗的設計目的。為了實現待機漏電流的有效回收，本實施例在電子產品的現有系統電路中增設儲能電容，并通過電流分支連接至系統電路在待機時存在漏電流的常規線路上，在系統待機時，連通所述的電流分支，將漏電流傳送至所述的儲能電容，為所述儲能電容充電，實現系統漏電流的有效回收。當系統轉入運行狀態后，切斷所述的電流分支，并連通儲能電容的放電回路，將儲能電容儲存的電能釋放出來，通過主電源電路輸出至系統電路中的用電負載供電，為用電負載供電，由此便可補償因漏電流而產生的待機功耗，以實現對系統總功耗的有效控制，達到節能降耗的控制效果。

下面結合圖2、圖3，對本實施例的功耗控制電路的具體電路設計及其工作原理進行詳細闡述。

如圖2所示，本實施例以連接在主控芯片與外圍芯片之間的通信總線上的上拉電路為待機時存在漏電流的常規線路為例進行說明（當然，所述主控芯片也可以是控制電路中的其他通過通信總線與外圍芯片連接的芯片，本實施例對此不進行具體限制）。所述通信總線優選為串行總線，例如I²C總線、SPI總線等，圖2以I²C總線為例進行說明。主控芯片通過I²C總線與外圍芯片連接通信時，為提高信號傳輸的穩定性，在數據總線SDA和時鐘總線SCL上分別連接有上拉電路，例如，數據總線SDA通過上拉電阻R1連接至系統電源VDD，時鐘總線SCL通過上拉電阻R2連接至系統電源VDD，上拉電阻R1和系統電源VDD組成第一上拉電路，上拉電阻R2和系統電源VDD組成第二上拉電路。為了在系統電路進入待機狀態時能夠切斷所述的上拉電路，本實施例分別在所述第一上拉電路和第二上拉電路中增設第一開關，例如連接在第一上拉電路中的N溝道MOS管Q11和連接在第二上拉電路中的N溝道MOS管Q21，定義所述N溝道MOS管Q11和N溝道MOS管Q21為第一N溝道MOS管，將其漏極分別通過上拉電阻R1、R2連接至系統電源VDD，源極對應連接至數據總線SDA和時鐘總線SCL，以用于對所述第一上拉電路和第二上拉電路進行通斷控制。

在所述上拉電路上外接電流分支，并通過所述電流分支連接至儲能電容C1、C2。為了對所述電流分支進行通斷控制，本實施例在所述電流分支中增設第二開關，如2圖所示的第一P溝道MOS管Q12、Q22。具體來講，可以將第一P溝道MOS管Q12/Q22的源極連接至所述上拉電路，具體可以連接至第一N溝道MOS管Q11/Q12與上拉電阻R1/R2之間，將第一P溝道MOS管Q12、Q22的漏極對應連接至儲能電容C1、C2的正極，將儲能電容C1、C2的負極接地，通過控制所述第一P溝道MOS管Q12、Q22導通或截止，以改變儲能電容C1、C2的充放電狀態。

為了將儲能電容C1、C2中儲存的電能提供給系統電路中的用電負載，以實現回收電能的再利用，本實施例在所述儲能電容C1、C2的正極與系統的主電源電路之間還連接有放電線路。在所述放電線路中可以進一步連接第三開關，例如圖2中所示的第二N溝道MOS管Q13、Q23，以實現對所述放電線路的通斷控制。具體來講，可以將所述第二N溝道MOS管Q13、Q23的漏極對應連接至儲能電容C1、C2的正極，源極連接至主電源電路，通過控制第二N溝道MOS管Q13、Q23飽和導通，以連通儲能電容C1、C2的放電回路，將儲能電容C1、C2中儲存的電能釋放至主電源電路。

為了確保通過儲能電容C1、C2釋放至主電源電路的電壓穩定，本實施例優選在儲能電容C1、C2的正極與主電源電路之間增設穩壓電路，通過穩壓電路對儲能電容C1、C2輸出的電能進行穩壓處理后，再傳輸至所述的主電源電路，以用于為系統電路中的用電負載供電。

將所述第一N溝道MOS管Q11、Q21、第一P溝道MOS管Q12、Q22和第二N溝道MOS管Q13、Q23的柵極分別連接至系統中的控制電路，例如，連接至所述的主控芯片，通過主控芯片輸出的使能信號V_EN控制各路MOS管準確通斷。為了節約主控芯片的接口資源，本實施例采用N溝道MOS管Q11、Q21作為第一開關，P溝道MOS管Q12、Q22作為第二開關，N溝道MOS管Q13、Q23作為第三開關，將各路MOS管的柵極連接至主控芯片的同一路IO口，利用主控芯片輸出的一路脈沖使能信號V_EN即可對各路MOS管實現準確的開關控制。

具體來講，當主控芯片檢測到系統進入待機狀態時，置其所述IO口輸出的使能信號V_EN為低電平，繼而控制第一N溝道MOS管Q11、Q21和第二N溝道MOS管Q13、Q23截止，切斷上拉電路和放電線路，并控制第一P溝道MOS管Q12、Q22飽和導通，連通電流分支，使上拉電路中產生的漏電流經由第一P溝道MOS管Q12、Q22傳輸至儲能電容C1、C2，為儲能電容C1、C2充電，實現待機漏電流的有效回收。

當主控芯片檢測到系統由待機轉入正常運行狀態時，置其所述IO口輸出的使能信號V_EN為高電平，繼而控制第一N溝道MOS管Q11、Q21飽和導通，連通上拉電路，使主控芯片與外圍芯片可以正常通信，同時控制第一P溝道MOS管Q12、Q22截止，切斷所述的電流分支，結束儲能電容C1、C2的充電過程，并控制第二N溝道MOS管Q13、Q23飽和導通，連通放電線路，將儲能電容C1、C2待機時回收到的電能通過第一P溝道MOS管Q12、Q22傳輸至主電源電路，為系統中的用電負載供電。

此外，對于系統電路中其他待機時存在系統漏電的常規線路，例如某些功能芯片在待機時不需要工作，但其電源端子由于連接至系統電源，因此在其連接系統電源的供電線路上也會存在待機漏電流。為了將待機時產生的漏電流盡可能多地進行回收再利用，本實施例在除上述通信總線以外的其他待機時存在系統漏電的常規線路上也設置有如圖2所示的功耗控制電路，利用回收到的待機漏電彌補系統主電源的能量消耗，以期最大限度地降低系統功耗。

為了使儲能電容C1、C2中儲存的電能在系統電路轉入開機運行狀態后能夠釋放完畢，以便于在下次待機時能夠最大限度地回收系統漏電，本實施例設計所述儲能電容C1、C2在系統電路轉入開機運行狀態后先行放電，待儲能電容C1、C2中儲存的電能釋放結束后，再切換至系統原有的主電源供電。

為達到上述控制目的，本實施例在所述功耗控制電路中還設置有第三N溝道MOS管Q14和第二P溝道MOS管Q15，如圖3所示。將穩壓電路的輸入端連接至儲能電容C1、C2的正極，穩壓電路的輸出端分別與第三N溝道MOS管Q14的柵極、漏極以及第二P溝道MOS管Q15的柵極對應連接，將所述第二P溝道MOS管Q15的源極連接至主電源電路中的主電源，第二P溝道MOS管Q15的漏極和第三N溝道MOS管Q14的源極均連接至供電輸出端Vout。其工作原理是：當系統電路從待機轉入開機運行狀態時，由于儲能電容C1、C2中儲存有電能，因此通過穩壓電路輸出的電位為高，此高電平作用于第三N溝道MOS管Q14和第二P溝道MOS管Q15的柵極，進而控制第三N溝道MOS管Q14飽和導通，第二P溝道MOS管Q15截止，從而將穩壓電路穩壓輸出的電能傳輸至供電輸出端Vout，以用于為系統電路中的用電負載供電。當儲能電容C1、C2中儲存的電能釋放結束時（即，儲能電容C1、C2的正極電壓低于穩壓電路所要求的輸入電壓范圍的下限值時），通過穩壓電路輸出的電壓為低，此時第三N溝道MOS管Q14截止，第二P溝道MOS管Q15飽和導通，從而切換至主電源向所述供電輸出端Vout輸出供電。

若通過穩壓電路和主電源輸出的直流電源能夠滿足系統電路中各用電負載的用電需求，則可以將所述供電輸出端Vout直接連接至各用電負載的電源端子，為各用電負載提供其所需的工作電壓。若通過穩壓電路和主電源輸出的直流電源不能滿足所有用電負載的用電需求，則可以將所述供電輸出端Vout連接至電壓轉換電路，通過電壓轉換電路轉換輸出各用電負載所需的工作電壓，以滿足各用電負載的用電需求。

在本實施例中，所述第一N溝道MOS管Q11、Q21、第一P溝道MOS管Q12、Q22、第二N溝道MOS管Q13、Q23、第三N溝道MOS管Q14和第二P溝道MOS管Q15也可以采用其他具有開關作用的開關元件進行功耗控制電路的具體設計，本實施例并不僅限于以上舉例。

本實施例針對多總線、多外圍芯片的便攜式電子產品，例如穿戴類電子產品等，提出了一種漏電流回收再利用的控制策略，通過對系統待機時產生的漏電流進行回收并在系統運行后進行再利用，從而有效提升了電子產品的電能使用效率，延長了產品的待機和使用時間。

當然，上述說明并非是對本實用新型的限制，本實用新型也并不僅限于上述舉例，本技術領域的普通技術人員在本實用新型的實質范圍內所做出的變化、改型、添加或替換，也應屬于本實用新型的保護范圍。