一種肖特基二極管的工藝設計的制作方法
本發明涉及半導體集成電路制造領域，尤其涉及一種肖特基二極管的工藝設計。
背景技術：
功率二極管作為功率半導體體系中最基本、最常見且不可或缺的一部分，以其在高壓直流輸電、電源和馬達等領域的重要作用，一直以來備受關注。
TMBS肖特基二極管器件最主要的特征就是單向導電性，是現代整流器件中性能優異的種類之一。
技術實現要素：
本發明利用SILVACO TCAD對肖特基二極管進行結構與電學特性建模，從而確定影響肖特基二極管的耐壓與電流的模型參數，通過控制變量法，不斷調整優化參數，使得肖特基二極管的擊穿與可靠性達到最佳組合，從而縮短開發周期和提高成品率。
為了達到此目的，本發明采用以下技術方案：
一種肖特基二極管的工藝設計，使用SILVACO TCAD中的工藝模擬軟件ATHENA模擬肖特基二極管的工藝流程，其流程包括以下步驟：
A、初始設定TMBS肖特基二極管器件的參數：設置外延層厚度d、外延層濃度ND，溝槽MOS結構深度h，介質層厚度t，溝槽MOS間隔寬度s，溝槽MOS結構寬度w；
B、模擬TMBS肖特基二極管器件的制造：
(1)在半導體襯底上外延生長一層外延層；
(2)通過光刻和刻蝕外延層后，在外延層上面形成周期性排列深溝槽結構；
(3)在步驟(2)中的溝槽上通過淀積一層氧化層；
(4)刻蝕氧化層形成一層固定厚度的氧化層覆蓋在外延層上，形成周期性排列溝槽結構；
(5)在器件上面淀積多晶硅，使得器件溝槽內完全被多晶硅填充；
(6)刻蝕器件表層多余的多晶硅；
(7)光刻和刻蝕，去除器件表面作為硬模板的氧化層，暴露出器件的外延層；
(8)濺射，在器件的表面濺射所設計的金屬材料，使得金屬與上述暴露出來的器件的外延層及器件溝槽內的多晶硅之間進行接觸；
(9)退火，使得金屬與外延層之間形成肖特基接觸，金屬與多晶硅之間形成金屬接觸，刻蝕掉不需要的金屬，使其平整化；
(10)復制圖案延擴，并且引線，定義電極，使得器件形成歐姆接觸，完成器件的模擬制造；
C、對步驟B獲得的TMBS肖特基二極管進行器件仿真，獲得其電學特性；
D、判斷步驟C獲得的TMBS肖特基二極管的電學特性是否符合設計要求，若符合，輸出步驟B中的工藝條件，進行實際生產；若不符合，則通過控制變量法，調整步驟B中影響器件性能的工藝參數，重復步驟B、C、D。
所述半導體襯底為N型硅襯底，所述外延層為N型硅外延層。
所述步驟(6)中刻蝕終點控制的方法為檢測硬模板氧化層上面的反射信號，當刻蝕到氧化層時，根據反射回來的信號發生的變化確定刻蝕終點。
所述步驟B中的工藝條件包括沉積厚度、退火時間、退火溫度和淀積厚度。
所述步驟C為使用ATLAS器件仿真系統對肖特基二極管進行器件仿真，包括以下步驟：
1)仿真肖特基二極管的擊穿電壓，確定外延層濃度和厚度；
2)仿真開啟電壓，確定柵氧化層厚度；
3)仿真導通電阻，確定元胞的基本結構以及完成動態參數的仿真，提取參數結果，獲得TMBS肖特基二極管的電學特性。
一種肖特基二極管的工藝設計的肖特基二極管，包括半導體襯底、外延層、溝槽、柵介質層、多晶硅、肖特基接觸金屬、正面金屬層和背面金屬層；
所述半導體襯底的上表面設置有所述外延層；
所述外延層的上表面的兩端設有溝槽；
所述溝槽的內表面設置有柵介質層，在所述溝槽的內部設置有多晶硅；
所述外延層的上表面設置有肖特基接觸金屬；
所述正面金屬層設于所述肖特基接觸金屬的上表面，所述正面金屬層用于引出正極；
所述背面金屬層設于所述半導體襯底背于所述外延層一側的表面，所述背面金屬層用于引出負極。
所述溝槽的內壁的表面設有絕緣層。
所述肖特基接觸金屬6為金、鉬、鎳或鋁。
所述柵介質層為柵氧化層。
本發明利用SILVACO TCAD對肖特基二極管進行結構與電學特性建模，從而確定影響肖特基二極管的耐壓與電流的模型參數，通過控制變量法，不斷調整優化參數，使得肖特基二極管的擊穿與可靠性達到最佳組合，從而縮短開發周期和提高成品率。
附圖說明
圖1為本發明實施例中的TMBS肖特基二極管的結構圖；
圖2為本發明實施例中的外延生長的示意圖；
圖3為本發明實施例中的外延層刻蝕形成周期結構的示意圖；
圖4為本發明實施例中的淀積氧化層的示意圖；
圖5為本發明實施例中的刻蝕氧化層的示意圖；
圖6為本發明實施例中的淀積多晶硅的示意圖；
圖7為本發明實施例中的刻蝕多晶硅的示意圖；
圖8為本發明實施例中的去除氧化層的示意圖；
圖9為本發明實施例中的淀積鋁層的示意圖；
圖10為本發明實施例中的退火與平整化的示意圖；
圖11為本發明實施例中的定義電極的示意圖；
圖12為本發明實施例中的TMBS肖特基二極管的正向特性與局部放大圖；
圖13為本發明實施例中的TMBS肖特基二極管的反向擊穿曲線圖；
其中：1為半導體襯底；2為外延層；3為柵介質層；4為多晶硅；5為肖特基接觸金屬；6為正面金屬層；7為背面金屬層。
具體實施方式
下面結合附圖并通過具體實施例方式來進一步說明本發明的技術方案。
如圖2～11所示，一種肖特基二極管的工藝設計，使用SILVACO TCAD中的工藝模擬軟件ATHENA模擬肖特基二極管的工藝流程，其流程包括以下步驟：
A、初始設定TMBS肖特基二極管器件的參數：設置外延層厚度d、外延層濃度ND，溝槽MOS結構深度h，介質層厚度t，溝槽MOS間隔寬度s，溝槽MOS結構寬度w；
B、模擬TMBS肖特基二極管器件的制造：
(1)在半導體襯底上外延生長一層外延層；
(2)通過光刻和刻蝕外延層后，在外延層上面形成周期性排列深溝槽結構；
(3)在步驟(2)中的溝槽上通過淀積一層氧化層；
(4)刻蝕氧化層形成一層固定厚度的氧化層覆蓋在外延層上，形成周期性排列溝槽結構；
(5)在器件上面淀積多晶硅，使得器件溝槽內完全被多晶硅填充；
(6)刻蝕器件表層多余的多晶硅；
(7)光刻和刻蝕，去除器件表面作為硬模板的氧化層，暴露出器件的外延層；
(8)濺射，在器件的表面濺射所設計的金屬材料，使得金屬與上述暴露出來的器件的外延層及器件溝槽內的多晶硅之間進行接觸；
(9)退火，使得金屬與外延層之間形成肖特基接觸，金屬與多晶硅之間形成金屬接觸，刻蝕掉不需要的金屬，使其平整化；
(10)復制圖案延擴，并且引線，定義電極，使得器件形成歐姆接觸，完成器件的模擬制造；
C、對步驟B獲得的TMBS肖特基二極管進行器件仿真，獲得其電學特性；
D、判斷步驟C獲得的TMBS肖特基二極管的電學特性是否符合設計要求，若符合，輸出步驟B中的工藝條件，進行實際生產；若不符合，則通過控制變量法，調整步驟B中影響器件性能的工藝參數，重復步驟B、C、D。
更進一步的說明，所述半導體襯底為N型硅襯底，所述外延層為N型硅外延層。
更進一步的說明，所述步驟(6)中刻蝕終點控制的方法為檢測硬模板氧化層上面的反射信號，當刻蝕到氧化層時，根據反射回來的信號發生的變化確定刻蝕終點。
更進一步的說明，所述步驟B中的工藝條件包括沉積厚度、退火時間、退火溫度和淀積厚度。
步驟B中沉積氧化層原有的方案這里是直接使用了熱氧化的方法得到具有一定厚度的氧化層，這種方法簡化了工藝，但是這種方法得到的氧化層厚度不一致，特別是在深溝槽內與直角拐角處的氧氣比較少，生成的氧化層很薄。而本方案使用的是沉積氧化層的方法，再加上刻蝕，可以得到足夠厚(1μm)，而且厚度一致，臺階覆蓋特性良好的氧化層。平整的臺面可以避免器件在高電壓工作時，由于尖端放電而造成器件擊穿而產生的損壞，因此可以獲得比較高的反向擊穿電壓。另一方面這也避免了由于接觸界面不平整形成了表面態離子，以便獲得更低的漏電流。
步驟B中的退火溫度為980℃，退火時間為20min。
更進一步的說明，所述步驟C為使用ATLAS器件仿真系統對肖特基二極管進行器件仿真，包括以下步驟：
1)仿真肖特基二極管的擊穿電壓，確定外延層濃度和厚度；
2)仿真開啟電壓，確定柵氧化層厚度；
3)仿真導通電阻，確定元胞的基本結構以及完成動態參數的仿真，提取參數結果，獲得TMBS肖特基二極管的電學特性。
ATLAS器件仿真系統可以模擬半導體器件的電學、光學和熱學行為，用以分析半導體的直流、交流和時域響應。如圖12所示，得到的TMBS肖特基二極管的元胞的長度為10μm，寬度為1μm，厚度為10μm，面積為10μm2。根據工藝模擬得到肖特基二極管的元胞的模型，使用了8*105個元胞器件進行并聯仿真，得到TMBS肖特基二極管的電學特性，從TMBS肖特基正向二極管的正向導通特性可知，該器件的導通電壓為0.4V，當正向導通電流為IF＝2A時，導通的電壓為0.448V＜0.45V，符合設計要求
如圖13反向擊穿曲線可知，反向擊穿電壓為130V,當反向電流IR＝0.3mA時，反向電壓明顯大于100V，而當反向電壓為100V，反向電流小于150uA。
更進一步的說明，一種基于SILVACO的肖特基二極管的工藝設計的肖特基二極管，如圖1所示，包括半導體襯底1、外延層2、溝槽、柵介質層3、多晶硅4、肖特基接觸金屬5、正面金屬層6和背面金屬層7；所述半導體襯底1的上表面設置有所述外延層2；所述外延層2的上表面的兩端設有溝槽；所述溝槽的內表面設置有柵介質層3，在所述溝槽的內部設置有多晶硅4；所述外延層的上表面設置有肖特基接觸金屬5；所述正面金屬層6設于所述肖特基接觸金屬5的上表面，所述正面金屬層6用于引出正極；所述背面金屬層7設于所述半導體襯底1背于所述外延層2一側的表面，所述背面金屬層7用于引出負極。
TMBS(Trench MOS Barrier Schottky Diode)器件的技術核心思想是耗盡層夾斷,通過刻蝕溝槽而形成了一個幾何尺寸精心設計的臺面，臺面兩側是橫向的MOS結構。它具有溝槽結構，在溝槽內壁具有絕緣層，在溝槽內填充導電材料，從而形成溝槽MOS結構。
溝槽MOS結構圍繞在肖特基勢壘結的周圍，在器件正向偏置時不會對臺面頂端的肖特基結導電產生影響,而在反向偏置時則會產生耗盡層夾斷臺面,從而調制臺面內的電場分布,降低肖特基結界面附近的電場強度,進而減小器件的反向漏電流。夾斷耗盡層的深度也較平,從而有更多的區域參與承擔反向偏壓。在耗盡層內各處電場都不超過臨界電場的前提下,更深的耗盡層就意味著更大的反向擊穿電壓。所以相比于一般的肖特基二極管，TMBS器件具有更高的反向擊穿電壓。因此使用這種技術來提高肖特基二極管的反向擊穿電壓。
更進一步的說明，所述溝槽的內壁的表面設有絕緣層。
更進一步的說明，所述肖特基接觸金屬6為金、鉬、鎳或鋁。
更進一步的說明，所述柵介質層為柵氧化層。
以上結合具體實施例描述了本發明的技術原理。這些描述只是為了解釋本發明的原理，而不能以任何方式解釋為對本發明保護范圍的限制。基于此處的解釋，本領域的技術人員不需要付出創造性的勞動即可聯想到本發明的其它具體實施方式，這些方式都將落入本發明的保護范圍之內。
- 還沒有人留言評論。精彩留言會獲得點贊！