一種NMOS總劑量輻照效應的解析建模方法與流程
本發明屬于器件建模領域，具體涉及一種NMOS總劑量輻照效應的解析建模方法。
背景技術：
隨著微電子技術的飛速發展，微電子產品已經廣泛應用于人類生活的各個方面。除手機、平板、家庭電視和辦公投影等常規應用環境外，微電子產品還可用于衛星、核電站和南極科研站等極端環境，這就要求微電子產品能夠在這些復雜極端的應用環境中生存。
衛星、航天飛機等所處的環境屬于典型的空間輻照環境，其中的高能粒子、X射線和γ射線等對微電子器件、電路進行轟擊，產生電子-空穴對，隨后電子-空穴對在器件內部進行復合、輸運、俘獲，最終在柵氧化層和場區氧化層中形成固定電荷，同時在界面處形成界面態。固定電荷和界面態的累積會影響微電子器件、電路的電學特性，表現為閾值電壓漂移、遷移率下降、跨導退化、關態泄漏電流增大等，從而使得集成電路的性能參數顯著變化，甚至功能失效。在器件尺寸不斷縮小的過程中，輻照對柵氧化層的損傷越來越小，而場氧化層的厚度一般遠遠大于柵氧化層的厚度，因此輻照損傷主要產生在場氧化層中。
目前，微電子集成電路設計通常使用EDA(Electronic Design Automation，電子設計自動化)工具加載器件模型進行仿真，根據仿真的結果優化調整各項參數。抗輻照電路設計則需要建立器件的輻照模型，如果只是依靠經驗進行設計，很難對設計結果做出準確的評估，而工藝線通常不提供器件的輻照模型，因此有必要開發一種可用于電路仿真的器件輻照模型。
電離輻射總劑量效應是輻照環境中集成電路失效的主要原因之一，目前對其模型的研究方法可以分為兩種。第一種是通過對場氧化層不同的劃分來進行的，對氧化層中因輻照產生的電子-空穴對進行分析，建立一系列的泊松方程和連續性方程，并將場氧化層劃分為無數的小塊，單獨對每一個小塊進行復雜的求解，此種研究方法常見于相關研究機構的研究過程中，需要建立并計算大量的泊松方程和連續性方程以獲得器件的I-V特性；該方法計算量較大，難以直接應用于電路仿真中，同時由于對場氧化層的劃分是有限的，會引入額外的誤差。為了實現單個器件輻照效應的仿真也提出了一些其他的場氧化層劃分方法，但都存在一定的局限性，例如將場氧化層漏電流的計算分為拐角電流以及邊緣漏電流，這種模型在場氧化層為STI(Shallow Trench Isolation，淺溝槽隔離)工藝時可以實現，但在不存在拐角電流的LOCOS(Local Oxidation of Silicon，局部硅氧化隔離)中將不再適用；且模型中使用了半經驗公式，影響了模型的準確性和適用性；模型中沒有考慮氧化層中輻照的飽和效應，即氧化層中產生的固定陷阱電荷并不是單調增加的，在輻照達到一定的總劑量后氧化層中的固定電荷和界面態將不再增加。第二種是從應用的方向出發，直接采用BSIM(Berkeley Short-channel IGFET Model，伯克利短溝道絕緣柵場效應晶體管模型)模型，該類模型公式已知，模型參數待定，建模時方法與輻照前器件的模型參數提取相同；通過對大量不同尺寸、形狀的測試晶體管設計、制造后進行輻照實驗，然后采用參數提取工具(商業或者自編軟件程序)提取模型參數直接或者加入宏模型構成可用于電路仿真的輻照模型。這種研究方法常用于輻照模型的獲取，獲取方式直接，無需分析輻照機理，只需測試足夠的樣品使統計數據滿足模型標準即可；然而該方法忽略了輻照原理的分析，導致樣品管的設計或工藝稍有變動就需要重新進行提取，同時，該方法需要大量樣品晶體管進行實驗和統計才能獲取模型，提取模型的工作量大，周期長，成本高且適用性窄，不利于電路仿真中模型的獲取。因此，現有的關于輻照效應的模型無法準確實現輻照效應在電路仿真中的應用，實際生產研究中迫切需要一種能描述氧化層輻照效應的準確模型。
技術實現要素：
本發明提供了一種NMOS晶體管總劑量輻照效應的解析建模方法，同時適用于LOCOS和STI。首先將輻照后的場氧化層看作寄生晶體管的柵介質，然后根據寄生晶體管的工作狀態對場氧化層進行橫向上的劃分，分別計算出不同狀態下的漏電流，最終得到整個NMOS晶體管的總漏電流。本發明采用解析的方法對寄生晶體管泄漏電流進行計算，在保證一定精度的同時，大大減小了運算量進而提升了運算速度，便于在EDA工具中進行仿真實施，為NMOS晶體管總劑量輻照效應提供了快速、可靠和準確的計算方法。
本發明的技術方案如下：
一種NMOS總劑量輻照效應的解析建模方法，包括以下步驟：
步驟1、在考慮體效應的情況下，輻照之前晶體管的閾值電壓VTbe表示為：
其中，VT0be為理想情況下器件的閾值電壓，體效應系數q為電子有效電荷，εsi為硅襯底介電常數，NA為襯底摻雜濃度，場氧化層電容εox為場氧化層介電常數，tox為場氧化層的厚度，φb為體電勢，VSB為源襯電勢差，Vfb為平帶電壓，QB為耗盡層電荷；
步驟2、將NMOS晶體管在輻照環境中進行輻照后，輻照在場氧化層中產生的固定電荷Qox與輻照總劑量D之間的關系為
這是由于場氧化層中可以俘獲空穴的陷阱數量是一定的，當輻照總劑量達到一定值時，場氧化層中產生的固定電荷Qox將不再隨輻照總劑量D的增大而增大，也就是發生了輻照飽和。
其中，m為擬合因子，g0為每單位劑量產生的電子空穴對的密度，fy為與電場和輻照類型相關的因子，Nt為中性陷阱濃度，σt為空穴的俘獲截面系數，NSiH為氧化層與襯底界面處的Si-H鍵密度，δH為界面處質子的俘獲截面系數，t0為恰好發生輻照飽和所對應的場氧化層厚度，A為空穴被俘概率，隨著輻照的進行，氧化層中的中性陷阱濃度越來越小，A也將逐漸減小，對已有的實驗數據進行提取，得出A的表達式可以近似表示為A＝1-a*D,a為擬合參數，在不同的工藝條件下，a的取值不同。
NMOS晶體管在輻照后的閾值電壓VT0與固定電荷Qox之間的關系為
步驟3、將式(3)和(4)整理后，可得輻照后在不考慮體效應情況下的閾值電壓：
進而，根據式(1)和(5)整理可得，在考慮體效應的情況下，輻照后的閾值電壓VT
其中，
步驟4、根據步驟3得到的輻照后的閾值電壓VT與柵源電壓VGS、漏源電壓VDS的關系求解各個狀態下寄生晶體管所對應的橫向寬度w的區間范圍；其中，劃分狀態的原理為：
當VGS＜VT時，處于亞閾區；
當VGS≥VT且VDS＜VGS-VT時，處于線性區；
當VGS≥VT且VDS≥VGS-VT時，處于飽和區；
其中，如圖1所示，θ為場氧化層的拐角度數；
步驟5、處于飽和區和線性區的寄生晶體管所對應的電流微元表達式為
飽和區：
線性區：
其中，μ為載流子的遷移率，L為寄生晶體管的溝道長度；
然后，將式中的閾值電壓VT用式(6)表示，并對處于線性區和飽和區的寄生晶體管所對應的電流微元進行關于場氧化層厚度tox的積分，得到積分原函數：
其中，當tox≤t0時，處于飽和區的寄生晶體管電流：
處于線性區的寄生晶體管電流：
其中，
c＝Vfb+2φb；
當tox＞t0時，處于飽和區的寄生晶體管電流：
處于線性區的寄生晶體管電流：
其中，
c＝Vfb+2φb；
步驟6、根據步驟5得到的處于飽和區和線性區的寄生晶體管電流表達式以及步驟4得到的飽和區、線性區寄生晶體管所對應的橫向寬度的區間范圍，計算得到處于線性區的寄生晶體管電流IL和處于飽和區的寄生晶體管電流IS；
步驟7、對于亞閾值區，由于無法求出積分原函數，故不能采用上述積分方法進行處理；本發明中采用各亞閾狀態下橫向寬度區間范圍的均值作為各亞閾值區內寄生晶體管的溝道橫向寬度Wm，得到處于亞閾區的各寄生晶體管電流：
其中，Cd為耗盡層電容，Cd＝[qεSiNA/(4φb)]1/2，Cit為界面態產生的電容，Cit＝q2Dit，qDit＝Nit/φb，Dit為界面態隨能量分布的密度函數，Nit為界面態密度，Voff為沒有輻照前的NMOS管，為了使漏電流為零在柵極所加的電壓，其大小可通過工藝廠商提供的PDK文件查到，φt為熱電壓；
將上述得到的處于亞閾區的各寄生晶體管電流相加即可得到處于亞閾區狀態下的寄生晶體管的漏電流IT；
步驟8、進而得到整個NMOS晶體管的總漏電流：
I＝IT+IL+IS (14)
步驟9、將步驟1至8得到的寄生晶體管的模型與原有主晶體管模型結合構成輻照模型，進而用于電路仿真。
具體地，步驟4中得到各個狀態下寄生晶體管所對應的橫向寬度w的區間范圍為：
亞閾區橫向寬度w的區間范圍為[wT1，wT2]；
線性區橫向寬度w的區間范圍為[wL1，wL2]和[wL3，wL4]；
飽和區橫向寬度w的區間范圍為[wS1，wS2]和[wS3，wS4]；
根據橫向寬度與場氧化層厚度之間的關系(θ為場氧化層的拐角度數)可得到：
亞閾區的厚度tox范圍為[tT1，tT2]；
線性區的厚度tox范圍為[tL1，tL2]和[tL3，tL4]；
飽和區的厚度tox范圍為[tS1，tS2]和[tS3，tS4]；
然后根據步驟5得到的處于飽和區和線性區的寄生晶體管電流表達式，計算得到處于線性區的寄生晶體管電流IL和處于飽和區的寄生晶體管電流IS：
根據式(13)計算得到處于亞閾區的寄生晶體管電流IT，其中，
進而得到整個NMOS晶體管的總漏電流I＝IT+IL+IS。
進一步地，當氧化層較厚時需要考慮柵氧化層的輻照效應，整個NMOS晶體管的總漏電流為上述場氧化層總漏電流與柵氧化層漏電流之和。
本發明的有益效果為：
1、本發明采用解析的方法對寄生晶體管泄漏電流進行計算，在保證一定精度的同時，大大減小了運算量進而提升了運算速度，便于在EDA工具中進行仿真實施，快速得出總劑量輻照效應對器件的影響，進而給電路設計工作者有關輻照效應方面的有益指導；
2、本發明方法中對整個NMOS的寄生晶體管按照工作狀態進行劃分，然后積分求出場氧化區中不同工作狀態下寄生晶體管產生的泄漏電流；場氧化層的區間劃分方法方便可行，得到的寄生晶體管的總漏電流公式簡單，準確性高，適用范圍廣，可直接加入到集成電路的仿真軟件中獲得直接的電路仿真輻照模型。
附圖說明
圖1為本發明NMOS晶體管中橫向寬度w與縱向場氧化層厚度tox微元分析示意圖；
圖2為一種寄生晶體管工作狀態的分布示意圖；
圖3為建立NMOS晶體管輻照模型的流程圖；
圖4為實施例1建模仿真時的結構連接圖(忽略柵氧化層影響時)；
圖5為實施例1的總劑量效率仿真結果與實驗結果對比圖；其中，ex為實驗數據，si為仿真數據；
圖6為實施例2建模仿真時的結構連接圖(考慮柵氧化層影響時)；
圖7為基于本發明NMOS晶體管輻照模型的DRAM基本存儲單元及靈敏恢復-讀出放大器原理圖；
圖8為DRAM輻照前后仿真結果圖；(a)為輻照前DRAM進行讀出1時的V-t曲線圖；(b)為輻照后DRAM進行讀出1時的V-t曲線圖(D＝50K))。
具體實施方式
下面結合附圖和實施例，詳述本發明的技術方案。
根據本發明提出的方法建立模型的關系表達式，采用Verilog-A語言編程來描述場氧化層寄生晶體管對整個器件特性的影響，然后用EDA軟件進行仿真模擬，其中的參數是來自于工藝庫文件和輻照實驗得出的基本數據。通過EDA軟件的仿真，可以快速地得出輻照效應對器件的影響，進而給予電路設計工作者有關抗輻照設計方面的指導。
實施例1
只考慮場氧化層的輻照效應時，建立NMOS晶體管輻照模型的具體過程為：
步驟1、查閱已有工藝庫文件、相關研究文獻或測試少量的樣品管得到基礎的參數，如制作時場氧化層厚度的上限toxmax和下限toxmin等；
步驟2、將步驟1得到的基礎參數添加進上述發明內容中的模型，在EDA仿真軟件平臺上實現該模型，形成該特定工藝線情況下的輻照模型；該實施例中應用的EDA仿真軟件為cadence，在cadence上以Verilog-a的形式寫出該模型中場氧化區寄生晶體管的特性，然后以圖4所示的方式進行連接；
步驟3、運行仿真：在設置完成仿真時的相關數據后(其中主晶體管的寬長VDS＝0.1V)，運行仿真程序得出仿真結果。
圖5為實施例1的總劑量效率仿真結果與實驗結果對比圖，其中，ex為實驗數據，si為仿真數據；由圖5可知，實施例1的仿真結果與實驗結果的接近程度很好。同時本發明方法還大大減小了EDA仿真軟件的計算量，以及測試器件數量與輻照實驗次數。
實施例2
在考慮柵氧化層和場氧化層均存在輻照效應時，在建模仿真過程中額外加入柵氧化層寄生晶體管模塊，如圖6所示。由于柵氧化層的厚度一定，故只需直接判斷主晶體管的工作狀態，然后直接應用這一工作狀態下的電流計算表達式計算出柵氧化層的漏電流，再與場氧化層的總漏電流相加即可得到整個NMOS晶體管的總漏電流。
實施例3
采用本發明方法在cadence IC仿真平臺上實現NMOS晶體管輻照模型后，對如圖7所示的動態存儲基本單元進行讀出仿真，仿真結果如圖8所示。通過對輻照前、后仿真數據的對比可知，本發明方法建立的模型能夠準確反映出輻照總劑量對電路特性的影響，表明本發明輻照模型能實現對電路進行總劑量輻照效應影響的仿真，進而可協助抗輻照電路設計工作者進行電路的抗輻照設計。
- 還沒有人留言評論。精彩留言會獲得點贊！