1.一種接受數據輸入和基于所述數據輸入而生成數據輸出的電路裝置，所述電路裝置包括：
第一電路塊，包括：
第一乘法器電路，
第一多個流水線寄存器，所述第一多個流水線寄存器將所述第一乘法器電路的操作流水線化，
第一加法器電路，所述第一加法器電路接受來自所述第一電路塊內的第一加法器輸入和來自第一塊間連接的第二加法器輸入；以及
第二電路塊，所述第二電路塊經由所述第一塊間連接級聯到所述第一電路塊，所述第二電路塊包括：
第二乘法器電路，
第二多個流水線寄存器，所述第二多個流水線寄存器將所述第二乘法器電路的操作流水線化，其中
所述第二多個流水線寄存器具有第一可選擇的連接配置，使得所述第二多個流水線寄存器中的一個或多個流水線寄存器被配置為被選擇性地旁路以平衡所述第一加法器輸入和所述第二加法器輸入。
2.根據權利要求1所述的電路裝置，其中所述第一塊間連接包括級聯寄存器，并且所述級聯寄存器被布置在所述第一電路塊內、所述第二電路塊內或所述第一電路塊與所述第二電路塊之間。
3.根據權利要求1所述的電路裝置，其中所述第二電路塊還包括：
多個平衡寄存器，所述多個平衡寄存器被布置為平衡所述第二多個流水線寄存器，
其中，所述多個平衡寄存器中的一個或多個寄存器被配置為選擇性地旁路以平衡所述第二電路塊。
4.根據權利要求1所述的電路裝置，其中所述第一加法器輸入包括經由所述第一多個流水線寄存器連接到所述第一乘法器電路的第二可選擇的連接。
5.根據權利要求4所述的電路裝置，其中所述第一電路塊還包括：
多個平衡寄存器，被布置為平衡所述第一多個流水線寄存器，
在來自所述多個平衡寄存器的一個或多個寄存器與所述第一多個流水線寄存器的最后一個寄存器之間的第三可選擇的連接配置，使得所述一個或多個寄存器被配置為作為延時寄存器重新使用以創建針對所述第一加法器輸入的附加延時。
6.根據權利要求1所述的電路裝置，其中所述第二電路塊還包括多個平衡寄存器，所述多個平衡寄存器被布置為平衡所述第二多個流水線寄存器，以及
其中，所述第一塊間連接被連接到所述第二多個流水線寄存器或所述多個平衡寄存器。
7.根據權利要求1所述的電路裝置，還包括：
第三電路塊，所述第三電路塊經由第二塊間連接級聯到所述第二電路塊，所述第三電路塊包括：
第三乘法器電路，
第三多個流水線寄存器，所述第三多個流水線寄存器被布置為與所述第三乘法器電路連接，
多個平衡寄存器，所述多個平衡寄存器被布置為接近所述第三多個流水線寄存器并且連接到所述第二塊間連接，其中：
所述多個平衡寄存器中的一個或多個寄存器被選擇性地旁路以通過所述第二塊間連接平衡數據路徑。
8.根據權利要求7所述的電路裝置，其中所述第一塊間連接包括對來自所述第二電路塊的第一多路復用輸入和來自所述第三電路塊的第二多路復用輸入進行多路復用的多路復用器元件。
9.一種在浮點模式或定點模式下操作的電路裝置，所述電路裝 置包括：
第一電路，所述第一電路接受第一數據輸入和生成第一數據輸出，所述第一電路包括：
第一算術元件，所述第一算術元件接受所述第一數據輸入，
多個流水線寄存器，多個流水線寄存器被布置為與所述第一算術元件連接，以及
級聯寄存器，所述級聯寄存器輸出所述第一數據輸出；以及
第二電路，所述第二電路接受第二數據輸入和生成第二數據輸出，其中：
所述第二電路被級聯到所述第一電路，使得所述第一數據輸出經由所述級聯寄存器被連接到所述第二數據輸入，以及
當所述第一電路在所述定點模式下操作時，所述級聯寄存器被選擇性地旁路。
10.根據權利要求7所述的電路裝置，其中所述第一算術元件包括支持浮點乘法的乘法器。
11.根據權利要求9所述的電路裝置，其中所述第二電路包括支持浮點操作的第二算術元件，并且其中
所述第二算術元件經由所述級聯寄存器接受所述第二數據輸入并且生成所述第二數據輸出。
12.根據權利要求9所述的電路裝置，其中當所述第一電路和所述第二電路在所述浮點模式下操作時，所述級聯寄存器和所述平衡寄存器被使用。
13.根據權利要求9所述的電路裝置，其中當使用所述級聯寄存器時，選擇性地旁路來自所述多個流水線寄存器中的一個流水線寄存器。
14.根據權利要求9所述的電路裝置，其中所述第二電路還包括第二算術元件、第三算術元件、與所述第二算術元件布置的第二多個流水線寄存器和多個輸入平衡寄存器，并且其中所述第二算術元件接受所述第二數據輸入。
15.根據權利要求14所述的電路裝置，其中，所述第二多個流水線寄存器的最后一個寄存器被連接到來自所述多個輸入平衡寄存器的輸入平衡寄存器，以及
來自所述輸入平衡寄存器的輸入被饋送到所述第二算術元件中。
16.根據權利要求9所述的電路裝置，還包括：
第三電路，所述第三電路接受第三數據輸入和生成第三數據輸出。
17.根據權利要求16所述的電路裝置，還包括：
多路復用器，所述多路復用器對所述第三數據輸出和所述第一數據輸出進行多路復用，其中
所述多路復用器被連接到所述第二數據輸入。
18.根據權利要求17所述的電路裝置，還包括布置在所述多路復用器之后的冗余寄存器，其中
所述冗余寄存器的輸出被饋送到所述第二電路中以在所述多路復用器跳過所述第三數據輸出時維持數據流。
19.一種操作級聯電路裝置的方法，包括：
經由第一電路內的多個輸入寄存器接收數據輸入信號，其中
所述第一電路包括：
第一算術元件，所述第一算術元件支持浮點操作，
多個流水線寄存器，所述多個流水線寄存器將所述第一算術元件的操作流水線化，以及
級聯寄存器，所述級聯寄存器被連接到第二電路；
從處理器接收第一命令信號以使用所述級聯寄存器；以及
響應于所述第一命令信號：
選擇性地旁路來自所述多個輸入寄存器的一個輸入寄存器或者來自所述多個流水線寄存器的一個流水線寄存器以補償來自所述級聯寄存器的延遲，以及
經由所述級聯寄存器將塊間信號從所述第一電路傳送到所 述第二電路。
20.根據權利要求19所述的方法，還包括：
從所述處理器接收第二命令信號以旁路所述級聯寄存器；以及
響應于所述第二命令信號，
在不穿過所述級聯寄存器的情況下，將所述塊間數據信號從所述第一電路傳送到所述第二電路。
21.根據權利要求20所述的方法，其中：
當所述數據輸入信號具有浮點格式時，所述處理器發送所述第一命令信號；以及
當所述數據輸入信號具有定點格式時，所述處理器發送所述第二命令信號。