系統(tǒng)級(jí)封裝（SIP）裝置的時(shí)鐘信號(hào)對(duì)準(zhǔn)的制作方法

本發(fā)明大體上涉及系統(tǒng)級(jí)封裝(SiP)裝置，且更具體地說(shuō)，涉及跨SiP裝置內(nèi)的集成電路的時(shí)鐘信號(hào)對(duì)準(zhǔn)。

背景技術(shù)：

系統(tǒng)級(jí)封裝(SiP)技術(shù)目前嘗試互連單個(gè)半導(dǎo)體封裝內(nèi)的眾多半導(dǎo)體裝置。SiP技術(shù)包括各種互連技術(shù)，例如利用銅柱互連、倒裝芯片互連、插入件等互連結(jié)構(gòu)等等。

技術(shù)實(shí)現(xiàn)要素：

一種半導(dǎo)體裝置，包括：

時(shí)鐘延遲電路，所述時(shí)鐘延遲電路被配置成

接收與互連延遲相關(guān)聯(lián)的延遲值，其中

所述互連延遲在互連電路上測(cè)得，所述互連電路通信地耦合主機(jī)半導(dǎo)體裝置與所述半導(dǎo)體裝置，并

使本地時(shí)鐘信號(hào)延遲由所述延遲值指示的延遲量，其中

在所述半導(dǎo)體裝置上產(chǎn)生所述本地時(shí)鐘信號(hào)；以及

時(shí)鐘對(duì)準(zhǔn)塊，所述時(shí)鐘對(duì)準(zhǔn)塊被配置成

從所述時(shí)鐘延遲電路接收延遲本地時(shí)鐘信號(hào)，

接收延遲源時(shí)鐘信號(hào)，其中

所述延遲源時(shí)鐘信號(hào)是經(jīng)由所述互連電路從所述主機(jī)半導(dǎo)體裝置接收的，并

基于所述延遲源時(shí)鐘信號(hào)和所述延遲本地時(shí)鐘信號(hào)的比較來(lái)輸出主時(shí)鐘信號(hào)，其中

所述主時(shí)鐘信號(hào)用于在所述半導(dǎo)體裝置上產(chǎn)生與所述主機(jī)半導(dǎo)體裝置上產(chǎn)生的源時(shí)鐘信號(hào)對(duì)準(zhǔn)的一個(gè)或多個(gè)對(duì)準(zhǔn)時(shí)鐘信號(hào)。

一種方法，包括：

接收與互連延遲相關(guān)聯(lián)的延遲值，其中

所述互連延遲在互連電路上測(cè)得，所述互連電路通信地耦合主機(jī)半導(dǎo)體裝置與半導(dǎo)體裝置；

使本地時(shí)鐘信號(hào)延遲由所述延遲值指示的延遲量以產(chǎn)生延遲本地時(shí)鐘信號(hào)，其中

在所述半導(dǎo)體裝置上產(chǎn)生所述本地時(shí)鐘信號(hào)；

接收延遲源時(shí)鐘信號(hào)，其中

所述延遲源時(shí)鐘信號(hào)是經(jīng)由所述互連電路從所述主機(jī)半導(dǎo)體裝置接收的；以及

基于所述延遲源時(shí)鐘信號(hào)和所述延遲本地時(shí)鐘信號(hào)的比較來(lái)輸出主時(shí)鐘信號(hào)，其中

所述主時(shí)鐘信號(hào)用于在所述半導(dǎo)體裝置上產(chǎn)生與所述主機(jī)半導(dǎo)體裝置上產(chǎn)生的源時(shí)鐘信號(hào)對(duì)準(zhǔn)的一個(gè)或多個(gè)對(duì)準(zhǔn)時(shí)鐘信號(hào)。

一種半導(dǎo)體裝置，包括：

延遲測(cè)量電路，所述延遲測(cè)量電路被配置成

基于測(cè)量信號(hào)和延遲測(cè)量信號(hào)的比較來(lái)確定往返延遲，其中

互連電路通信地耦合主機(jī)半導(dǎo)體裝置與所述半導(dǎo)體裝置，

所述測(cè)量信號(hào)經(jīng)由所述互連電路發(fā)送到所述主機(jī)半導(dǎo)體裝置，

所述延遲測(cè)量信號(hào)經(jīng)由所述互連電路從所述主機(jī)半導(dǎo)體裝置接收，并

基于所述往返延遲來(lái)計(jì)算所述互連電路的互連延遲；以及

時(shí)鐘對(duì)準(zhǔn)環(huán)路，所述時(shí)鐘對(duì)準(zhǔn)環(huán)路被配置成

在所述半導(dǎo)體裝置上產(chǎn)生本地源時(shí)鐘信號(hào)，

通過(guò)所述互連延遲來(lái)延遲所述本地源時(shí)鐘信號(hào)以產(chǎn)生延遲本地源時(shí)鐘信號(hào)，

接收延遲主機(jī)源時(shí)鐘信號(hào)，其中

所述延遲主機(jī)源時(shí)鐘信號(hào)是經(jīng)由所述互連電路從所述主機(jī)半導(dǎo)體裝置接收的，并且

基于所述延遲本地源時(shí)鐘信號(hào)和所述延遲主機(jī)源時(shí)鐘信號(hào)的比較來(lái)產(chǎn)生主時(shí)鐘信號(hào)，其中

所述主時(shí)鐘信號(hào)用于產(chǎn)生與所述主機(jī)半導(dǎo)體裝置上產(chǎn)生的主機(jī)源時(shí)鐘信號(hào)對(duì)準(zhǔn)的對(duì)準(zhǔn)本地源時(shí)鐘信號(hào)。

一種半導(dǎo)體裝置，包括：

互連延遲時(shí)鐘調(diào)整塊，所述互連延遲時(shí)鐘調(diào)整塊被配置成

接收延遲主機(jī)源時(shí)鐘信號(hào)，其中

互連電路通信地耦合主機(jī)半導(dǎo)體裝置與所述半導(dǎo)體裝置，并且

所述延遲主機(jī)源時(shí)鐘信號(hào)是經(jīng)由所述互連電路從所述主機(jī)半導(dǎo)體裝置接收的，并且

基于所述延遲主機(jī)源時(shí)鐘信號(hào)來(lái)輸出中間時(shí)鐘信號(hào)；

互連延遲測(cè)量電路，所述互連延遲測(cè)量電路被配置成

基于所述中間時(shí)鐘信號(hào)以及延遲測(cè)量信號(hào)的比較來(lái)輸出第一控制信號(hào)，其中

所述延遲主機(jī)源時(shí)鐘信號(hào)作為測(cè)量信號(hào)經(jīng)由所述互連電路立即發(fā)送到所述主機(jī)半導(dǎo)體裝置，

所述延遲測(cè)量信號(hào)經(jīng)由所述互連電路從所述主機(jī)半導(dǎo)體裝置接收，并且

所述互連延遲時(shí)鐘調(diào)整塊進(jìn)一步被配置成

基于所述第一控制信號(hào)延遲所述中間時(shí)鐘信號(hào)，并且

追蹤引入到所述中間時(shí)鐘信號(hào)中的延遲量，并

基于所述延遲量確定延遲碼，其中

所述延遲碼對(duì)應(yīng)于所述互連電路的互連延遲；

組合延遲時(shí)鐘調(diào)整塊，所述組合延遲時(shí)鐘調(diào)整塊被配置成

基于所述延遲碼調(diào)整本地源時(shí)鐘信號(hào)以產(chǎn)生延遲本地源時(shí)鐘信號(hào)；

芯片上延遲測(cè)量電路，所述芯片上延遲測(cè)量電路被配置成

基于所述延遲主機(jī)源時(shí)鐘信號(hào)和所述延遲本地源時(shí)鐘信號(hào)的比較來(lái)輸出第二控制信號(hào)；以及

芯片上延遲時(shí)鐘調(diào)整塊，所述芯片上延遲時(shí)鐘調(diào)整塊被配置成

基于所述第二控制信號(hào)調(diào)整所述延遲主機(jī)源時(shí)鐘信號(hào)以輸出主時(shí)鐘信號(hào)，其中

所述主時(shí)鐘信號(hào)用于產(chǎn)生與所述主機(jī)半導(dǎo)體裝置上產(chǎn)生的主機(jī)源時(shí)鐘信號(hào)對(duì)準(zhǔn)的對(duì)準(zhǔn)本地源時(shí)鐘信號(hào)。

附圖說(shuō)明

通過(guò)參考附圖，可以更好地理解本發(fā)明，并且使得本領(lǐng)域的技術(shù)人員清楚本發(fā)明的多個(gè)目的、特征和優(yōu)點(diǎn)。

圖1到3示出描繪根據(jù)一些實(shí)施例的實(shí)施本發(fā)明的實(shí)例半導(dǎo)體裝置的框圖。

圖4示出根據(jù)一些實(shí)施例的在實(shí)施本發(fā)明的半導(dǎo)體裝置的多個(gè)節(jié)點(diǎn)處存在的實(shí)例時(shí)鐘信號(hào)的波形。

圖5示出根據(jù)一些實(shí)施例的在實(shí)施本發(fā)明的半導(dǎo)體裝置的多個(gè)節(jié)點(diǎn)處存在的實(shí)例數(shù)據(jù)信號(hào)的波形。

借助于例子示出本發(fā)明且本發(fā)明不受附圖限制，在附圖中，除非另外指出，否則類(lèi)似的附圖標(biāo)記指示類(lèi)似的元件。為簡(jiǎn)單和清晰起見(jiàn)示出圖中的元件，并且這些元件未必按比例繪制。

具體實(shí)施方式

以下內(nèi)容闡述意圖說(shuō)明本發(fā)明的各種實(shí)施例的詳細(xì)描述且不應(yīng)被視為限制性的。

概述

集成電路通常包括同步元件或必須使用時(shí)鐘信號(hào)進(jìn)行同步的元件。當(dāng)時(shí)鐘信號(hào)經(jīng)由時(shí)鐘分配網(wǎng)絡(luò)而分配到集成電路中的元件時(shí)，歸因于影響時(shí)鐘信號(hào)的各種因素，例如，到達(dá)元件的不同路徑長(zhǎng)度、溫度變化、電磁干擾、電阻-電容耦合、用于時(shí)鐘分配網(wǎng)絡(luò)的緩沖器的傳播延遲等等，時(shí)鐘信號(hào)可以在不同時(shí)間到達(dá)元件。為了使集成電路的適當(dāng)?shù)夭僮?，必須通過(guò)平衡跨集成電路的時(shí)鐘信號(hào)以確保同步元件同時(shí)接收時(shí)鐘信號(hào)的邏輯電平變化來(lái)減少此類(lèi)時(shí)鐘偏斜。

系統(tǒng)級(jí)封裝(SiP)技術(shù)目前嘗試互連單個(gè)半導(dǎo)體封裝(或SiP封裝)內(nèi)的眾多不同類(lèi)型的半導(dǎo)體裝置(或SiP裝置)。不同SiP裝置的集成電路還包括同步元件。許多高性能應(yīng)用要求在SiP封裝內(nèi)的同步通信，在SiP封裝內(nèi)SiP裝置的各種同步元件必須同步。當(dāng)前的解決方案通常利用SiP裝置的每個(gè)互連接口上的接口邏輯內(nèi)的跨時(shí)鐘域邏輯。然而，由于信號(hào)從一個(gè)時(shí)鐘域跨到另一個(gè)時(shí)鐘域且必須被同步至目標(biāo)時(shí)鐘域，因此跨時(shí)鐘域可能導(dǎo)致高性能應(yīng)用的明顯時(shí)延處罰。

本發(fā)明提供跨SiP封裝內(nèi)的多個(gè)SiP裝置的同步元件的自適應(yīng)時(shí)鐘信號(hào)對(duì)準(zhǔn)，所述自適應(yīng)時(shí)鐘信號(hào)對(duì)準(zhǔn)通過(guò)補(bǔ)償互連延遲來(lái)實(shí)施單個(gè)時(shí)鐘域。通過(guò)主裝置或主機(jī)裝置將源時(shí)鐘信號(hào)提供到SiP封裝的一個(gè)或多個(gè)輔助裝置或擴(kuò)展裝置。源時(shí)鐘信號(hào)以及在裝置間發(fā)送的其它信號(hào)在跨SiP互連電路從主機(jī)裝置行進(jìn)到給定擴(kuò)展裝置時(shí)會(huì)經(jīng)歷延遲，也稱(chēng)為互連延遲。通過(guò)每個(gè)擴(kuò)展裝置將本地時(shí)鐘信號(hào)與主機(jī)裝置的源時(shí)鐘信號(hào)適當(dāng)?shù)貙?duì)準(zhǔn)能補(bǔ)償互連延遲。每個(gè)擴(kuò)展裝置包括本地同步邏輯，該本地同步邏輯利用本地對(duì)準(zhǔn)時(shí)鐘信號(hào)，從而實(shí)現(xiàn)與利用源時(shí)鐘信號(hào)的主機(jī)裝置的同步邏輯的同步通信。

在一些實(shí)施例中，針對(duì)每個(gè)擴(kuò)展裝置確定互連延遲，并且在SiP封裝操作之前(例如，在工廠設(shè)置期間)設(shè)置互連延遲。在其它實(shí)施例中，在SiP封裝操作期間通過(guò)每個(gè)擴(kuò)展裝置動(dòng)態(tài)地(例如，在運(yùn)行中)確定互連延遲。在這兩種類(lèi)型的實(shí)施例中，自適應(yīng)時(shí)鐘信號(hào)對(duì)準(zhǔn)補(bǔ)償互連延遲，并自動(dòng)調(diào)整本地時(shí)鐘信號(hào)以使本地時(shí)鐘信號(hào)與主機(jī)裝置的源時(shí)鐘信號(hào)對(duì)準(zhǔn)。以此方式，本發(fā)明提供靈活且低時(shí)延的解決方案以用于將相同時(shí)鐘域內(nèi)的同步元件分開(kāi)到多個(gè)SiP裝置上，其中SiP裝置實(shí)現(xiàn)在高速(例如，大于或等于1GHz)下的同步通信，即使是針對(duì)不同SiP技術(shù)。

實(shí)例實(shí)施例

圖1示出描繪實(shí)施本發(fā)明的系統(tǒng)100的實(shí)例半導(dǎo)體裝置105的簡(jiǎn)化框圖。在一些實(shí)施例中，半導(dǎo)體裝置105是作為包括于系統(tǒng)級(jí)封裝(SiP)封裝中的擴(kuò)展裝置的一部分的管芯105，所述SiP封裝還包括主機(jī)管芯(未示出)。在其它實(shí)施例中，半導(dǎo)體裝置105和主機(jī)半導(dǎo)體裝置是單個(gè)管芯的一部分，其中半導(dǎo)體裝置105和源半導(dǎo)體裝置是單個(gè)管芯上的內(nèi)連裝置。應(yīng)注意，半導(dǎo)體裝置105出于說(shuō)明性目的在本文中描述為管芯105，而不應(yīng)被視為限制。雖然管芯105包括大量組件，但是在圖1中省略了許多組件以保持簡(jiǎn)單性。

管芯105包括芯片上同步邏輯125或集成電路，該集成電路包括同步元件。芯片上同步邏輯125被配置成經(jīng)由多個(gè)數(shù)據(jù)線195、電平轉(zhuǎn)換器110以及多個(gè)數(shù)據(jù)線197與主機(jī)管芯(未示出)上的同步邏輯同步通信。另外，總線和地址控制線(未示出)與數(shù)據(jù)線195和197相關(guān)聯(lián)。芯片上同步邏輯125的實(shí)例實(shí)施例包括被配置成與主機(jī)管芯上的同步總線同步通信的同步總線，下文將結(jié)合圖2進(jìn)一步論述該同步總線。

管芯105還包括互連電路，所述互連電路被配置成提供接口以與主機(jī)管芯等另一管芯通信?；ミB電路可以是各種互連技術(shù)中的任一互連技術(shù)，例如銅柱互連技術(shù)(例如，用于堆疊裝置)、倒裝芯片互連技術(shù)(例如，用于倒裝芯片裝置)、互連結(jié)構(gòu)(例如，用于一些類(lèi)型的SiP裝置)等等?；ミB技術(shù)的一些實(shí)施例還包括技術(shù)轉(zhuǎn)化電路，例如允許不同技術(shù)的管芯彼此通信的電平轉(zhuǎn)換電路。圖1中示出的實(shí)施例示出了具有互連電路的管芯105，所述互連電路包括示出為電平轉(zhuǎn)換器110的技術(shù)轉(zhuǎn)化電路。電平轉(zhuǎn)換器110被配置成將從主機(jī)管芯(未示出)接收到的信號(hào)調(diào)整為供管芯105的內(nèi)部電路利用的電平，以及將傳出信號(hào)調(diào)整為供主機(jī)管芯利用的電平以用于發(fā)送到主機(jī)管芯。在一些實(shí)施例中，當(dāng)接收或發(fā)送信號(hào)時(shí)，電平轉(zhuǎn)換器110在互連處的一些標(biāo)準(zhǔn)信號(hào)電平與供管芯105的內(nèi)部電路利用的內(nèi)部信號(hào)電平之間轉(zhuǎn)換此類(lèi)信號(hào)。因此，對(duì)于與管芯105通信的管芯類(lèi)型而言，管芯105是不可知的。

管芯105被配置成從主機(jī)管芯接收源時(shí)鐘信號(hào)160。源時(shí)鐘160被輸入到電平轉(zhuǎn)換器110，電平轉(zhuǎn)換器110輸出源時(shí)鐘160的電平轉(zhuǎn)換型式，在本文中也稱(chēng)為接收源時(shí)鐘信號(hào)170。當(dāng)源時(shí)鐘160經(jīng)由互連電路從主機(jī)管芯行進(jìn)到管芯105時(shí)，源時(shí)鐘160經(jīng)歷由互連電路引起的延遲，在本文中也稱(chēng)為互連延遲165。例如，歸因于各種原因，包括但不限于電平轉(zhuǎn)換器110內(nèi)的邏輯或緩沖電路的傳播延遲、信號(hào)路徑長(zhǎng)度、溫度變化、電磁干擾、電阻-電容耦合等等，源時(shí)鐘160經(jīng)歷來(lái)自電平轉(zhuǎn)換器110的延遲115。如本文中所論述，互連延遲165是引入到源時(shí)鐘信號(hào)160的延遲量，所述引入在源時(shí)鐘信號(hào)160從源時(shí)鐘160對(duì)主機(jī)管芯上的同步元件可用(例如，用于對(duì)主機(jī)管芯上的同步邏輯計(jì)時(shí))的點(diǎn)通過(guò)互連電路(包括通過(guò)電平轉(zhuǎn)換器110)行進(jìn)到接收源時(shí)鐘信號(hào)170對(duì)時(shí)鐘對(duì)準(zhǔn)塊120可用的點(diǎn)時(shí)發(fā)生。在圖1中示出的實(shí)施例中，將互連延遲165建模為包括電平轉(zhuǎn)換器(LS)延遲115。

管芯105還包括時(shí)鐘對(duì)準(zhǔn)環(huán)路，時(shí)鐘對(duì)準(zhǔn)環(huán)路又包括時(shí)鐘對(duì)準(zhǔn)塊120、時(shí)鐘控制塊130、時(shí)鐘分配網(wǎng)絡(luò)140和時(shí)鐘延遲電路150。時(shí)鐘對(duì)準(zhǔn)環(huán)路包括(經(jīng)由時(shí)鐘控制塊130)從時(shí)鐘對(duì)準(zhǔn)塊120到時(shí)鐘分配網(wǎng)絡(luò)140的所產(chǎn)生時(shí)鐘信號(hào)路徑，以及(經(jīng)由時(shí)鐘延遲電路150)從時(shí)鐘分配網(wǎng)絡(luò)140到時(shí)鐘對(duì)準(zhǔn)塊120的反饋時(shí)鐘信號(hào)。時(shí)鐘對(duì)準(zhǔn)環(huán)路被配置成將一個(gè)或多個(gè)本地時(shí)鐘信號(hào)或如下文所論述的對(duì)準(zhǔn)時(shí)鐘185與源時(shí)鐘信號(hào)160對(duì)準(zhǔn)以獲得單個(gè)時(shí)鐘域。

時(shí)鐘對(duì)準(zhǔn)塊120具有兩個(gè)輸入，即接收源時(shí)鐘信號(hào)170以及從時(shí)鐘延遲電路150接收到的反饋時(shí)鐘信號(hào)，所述反饋時(shí)鐘信號(hào)示出為中間調(diào)整時(shí)鐘190。下文結(jié)合時(shí)鐘延遲電路150進(jìn)一步論述反饋時(shí)鐘信號(hào)。時(shí)鐘對(duì)準(zhǔn)塊120被配置成比較接收源時(shí)鐘信號(hào)170和反饋時(shí)鐘信號(hào)的相位，以確定相比于接收源時(shí)鐘信號(hào)170的由反饋時(shí)鐘信號(hào)展現(xiàn)的延遲(或相位差)。時(shí)鐘對(duì)準(zhǔn)塊120還被配置成輸出主調(diào)整時(shí)鐘信號(hào)175，主調(diào)整時(shí)鐘信號(hào)175的相位經(jīng)過(guò)調(diào)整以便補(bǔ)償由反饋時(shí)鐘信號(hào)展現(xiàn)的延遲。下文結(jié)合時(shí)鐘延遲電路150進(jìn)一步論述此類(lèi)延遲。包括于時(shí)鐘對(duì)準(zhǔn)塊120中的電路的例子包括但不限于，相位檢測(cè)器、可變延遲線、變頻振蕩器、延遲鎖相環(huán)(DLL)電路(例如，與可變延遲線耦合的相位檢測(cè)器)、鎖相環(huán)(PLL)電路(例如，與變頻振蕩器耦合的相位檢測(cè)器)、以及被配置成輸出可調(diào)周期時(shí)鐘信號(hào)的類(lèi)似電路。

時(shí)鐘控制塊130被配置成接收主調(diào)整時(shí)鐘信號(hào)175并輸出一個(gè)或多個(gè)所產(chǎn)生時(shí)鐘信號(hào)180。一個(gè)或多個(gè)所產(chǎn)生時(shí)鐘信號(hào)180可以各自具有不同時(shí)鐘頻率，其中每個(gè)時(shí)鐘信號(hào)180具有的頻率是主調(diào)整時(shí)鐘信號(hào)175的頻率的某一因子(例如，倍數(shù)或分?jǐn)?shù))。包括于時(shí)鐘控制塊130中電路的例子包括但不限于，時(shí)鐘頻率分頻電路、時(shí)鐘頻率倍頻電路、以及被配置成接收輸入時(shí)鐘信號(hào)并基于輸入時(shí)鐘信號(hào)的頻率產(chǎn)生一個(gè)或多個(gè)時(shí)鐘信號(hào)的類(lèi)似電路。

時(shí)鐘分配網(wǎng)絡(luò)140被配置成將一個(gè)或多個(gè)所產(chǎn)生時(shí)鐘信號(hào)180作為一個(gè)或多個(gè)平衡時(shí)鐘信號(hào)185分配到管芯105上的邏輯電路的同步元件，包括芯片上同步邏輯125。對(duì)時(shí)鐘分配網(wǎng)絡(luò)140進(jìn)行平衡，其中時(shí)鐘信號(hào)被分配到同步元件，其方式為使得同步元件同時(shí)接收時(shí)鐘信號(hào)的邏輯電平變化。換句話說(shuō)，時(shí)鐘分配網(wǎng)絡(luò)140向芯片上同步邏輯125提供一個(gè)或多個(gè)平衡時(shí)鐘信號(hào)185。一個(gè)或多個(gè)平衡時(shí)鐘信號(hào)185可以與彼此相位對(duì)準(zhǔn)。一個(gè)或多個(gè)平衡時(shí)鐘信號(hào)185可以各自具有不同時(shí)鐘頻率，其中每個(gè)時(shí)鐘信號(hào)185具有的頻率是主調(diào)整時(shí)鐘信號(hào)175的頻率的某一因子(例如，倍數(shù)或分?jǐn)?shù))。包括于時(shí)鐘分配網(wǎng)絡(luò)140中電路的例子包括但不限于，平衡時(shí)鐘樹(shù)、驅(qū)動(dòng)時(shí)鐘樹(shù)的葉子處的同步元件的緩沖器(例如，寄存器)、抗偏斜電路、去抖動(dòng)電路等等。

當(dāng)一個(gè)或多個(gè)時(shí)鐘信號(hào)傳播通過(guò)時(shí)鐘對(duì)準(zhǔn)環(huán)路的邏輯門(mén)元件時(shí)，各種延遲被引入到所產(chǎn)生時(shí)鐘信號(hào)路徑中，其中在接收到輸入之后每個(gè)邏輯門(mén)元件需要一定時(shí)間量來(lái)改變其輸出。例如，時(shí)鐘控制塊130包括數(shù)據(jù)鎖存器，例如包括各種邏輯門(mén)元件的D型觸發(fā)器，其中每個(gè)數(shù)據(jù)鎖存器在接收到時(shí)鐘邊沿之后需要一定時(shí)間量來(lái)改變其輸出，也稱(chēng)為時(shí)鐘到輸出的傳播延遲。通過(guò)時(shí)鐘控制塊130引入到所產(chǎn)生時(shí)鐘180(相比于主調(diào)整時(shí)鐘175)的總傳播延遲稱(chēng)為CCB(時(shí)鐘控制塊)延遲135。另外，時(shí)鐘分配網(wǎng)絡(luò)140中的還包括各種邏輯門(mén)元件的緩沖器各自也在接收到時(shí)鐘邊沿之后要求一定時(shí)間量來(lái)改變其輸出。引入到平衡時(shí)鐘185(相比于所產(chǎn)生時(shí)鐘180)的總傳播延遲稱(chēng)為CDN(時(shí)鐘分配網(wǎng)絡(luò))延遲145。出于各種原因，包括但不限于供電電壓變化、溫度變化、電磁干擾、電阻-電容耦合等等，CCB延遲135和CDN延遲145在管芯105的操作期間經(jīng)常改變。

時(shí)鐘延遲電路150被配置成接收平衡時(shí)鐘信號(hào)185(也稱(chēng)為反饋平衡時(shí)鐘信號(hào)185)中的一個(gè)平衡時(shí)鐘信號(hào)，并輸出反饋平衡時(shí)鐘信號(hào)185的延遲型式作為中間調(diào)整時(shí)鐘信號(hào)190，所述中間調(diào)整時(shí)鐘信號(hào)190作為反饋時(shí)鐘信號(hào)被提供到時(shí)鐘對(duì)準(zhǔn)塊120。時(shí)鐘延遲電路150包括延遲元件，所述延遲元件被配置成根據(jù)延遲值155將某一延遲引入到反饋平衡時(shí)鐘信號(hào)185中，從而形成中間調(diào)整時(shí)鐘信號(hào)190。延遲值155對(duì)應(yīng)于從主機(jī)管芯到管芯105的互連延遲165。在一些實(shí)施例中，延遲值155是延遲控制信號(hào)(例如，與互連延遲165成正比的電壓信號(hào))，時(shí)鐘延遲電路150利用所述延遲控制信號(hào)來(lái)控制延遲元件(例如，可變延遲線或變頻振蕩器)以將延遲時(shí)間引入到反饋平衡時(shí)鐘信號(hào)185中，其中延遲時(shí)間等于互連延遲165。在其它實(shí)施例中，延遲值155是用于控制一個(gè)或多個(gè)延遲元件的一個(gè)或多個(gè)延遲控制信號(hào)。在又其它實(shí)施例中，延遲值155是延遲碼或表示等于互連延遲165的延遲時(shí)間的其它數(shù)值。時(shí)鐘延遲電路150被配置成確定對(duì)應(yīng)于延遲值155的延遲控制信號(hào)，其中延遲控制信號(hào)用于控制延遲元件以將延遲時(shí)間(等于互連延遲165)引入到反饋平衡時(shí)鐘信號(hào)185中。在圖1中示出的實(shí)施例中，在管芯105的操作之前(例如，在工廠設(shè)置期間)的某一時(shí)間處確定延遲值155，其中測(cè)量互連延遲165，并在時(shí)鐘延遲電路150中(例如，在寄存器或其它數(shù)據(jù)存儲(chǔ)元件中)編程設(shè)計(jì)對(duì)應(yīng)于所測(cè)得的互連延遲165的延遲值155。在其它實(shí)施例中，由用戶在管芯105操作期間的某一時(shí)間處提供延遲值155。包括于時(shí)鐘延遲電路150中的電路的例子包括但不限于，可變延遲線、變頻振蕩器等等。

當(dāng)時(shí)鐘對(duì)準(zhǔn)塊120比較接收源時(shí)鐘信號(hào)170和中間調(diào)整時(shí)鐘信號(hào)190時(shí)，時(shí)鐘對(duì)準(zhǔn)塊120被配置成輸出主調(diào)整時(shí)鐘信號(hào)175，所述主調(diào)整時(shí)鐘信號(hào)175被調(diào)整成補(bǔ)償由中間調(diào)整時(shí)鐘信號(hào)190展現(xiàn)的延遲。應(yīng)注意，接收源時(shí)鐘信號(hào)170是源時(shí)鐘信號(hào)160的歸因于互連延遲165的延遲型式，且中間調(diào)整時(shí)鐘信號(hào)190是反饋平衡時(shí)鐘信號(hào)185的具有等于互連延遲165的延遲時(shí)間的延遲型式。由于使源時(shí)鐘信號(hào)160和反饋平衡時(shí)鐘信號(hào)185的延遲型式相位對(duì)準(zhǔn)(即，通過(guò)使接收源時(shí)鐘信號(hào)170和中間調(diào)整時(shí)鐘信號(hào)190相位對(duì)準(zhǔn))，反饋平衡時(shí)鐘信號(hào)185和由時(shí)鐘分配網(wǎng)絡(luò)140分配的其它平衡時(shí)鐘信號(hào)185也變得與源時(shí)鐘信號(hào)160相位對(duì)準(zhǔn)。時(shí)鐘對(duì)準(zhǔn)塊120還調(diào)整主調(diào)整時(shí)鐘信號(hào)175以補(bǔ)償由中間調(diào)整時(shí)鐘信號(hào)190展現(xiàn)的其它延遲，包括CCB延遲135和CDN延遲145。

一旦由時(shí)鐘分配網(wǎng)絡(luò)140分配的平衡時(shí)鐘信號(hào)185與源時(shí)鐘信號(hào)160相位對(duì)準(zhǔn)，對(duì)準(zhǔn)時(shí)鐘信號(hào)185就用于對(duì)管芯105上的芯片上同步邏輯125計(jì)時(shí)，而源時(shí)鐘信號(hào)160用于對(duì)主機(jī)管芯上的同步邏輯計(jì)時(shí)。一個(gè)或多個(gè)對(duì)準(zhǔn)時(shí)鐘信號(hào)185可以各自具有不同時(shí)鐘頻率，其中每個(gè)時(shí)鐘信號(hào)185具有的頻率是主調(diào)整時(shí)鐘信號(hào)175或中間調(diào)整時(shí)鐘信號(hào)190的頻率的某一因子(例如，倍數(shù)或分?jǐn)?shù))。例如，相比于中間調(diào)整時(shí)鐘信號(hào)190的時(shí)鐘頻率，提供到芯片上同步邏輯125的對(duì)準(zhǔn)時(shí)鐘信號(hào)185的時(shí)鐘頻率可以是中間調(diào)整時(shí)鐘信號(hào)190的時(shí)鐘頻率除以2或4。在這個(gè)例子中，還可以為主機(jī)管芯上的同步邏輯提供以類(lèi)似方式劃分的時(shí)鐘信號(hào)。這樣做在管芯105上的芯片上同步邏輯125與主機(jī)管芯上的同步邏輯之間形成同步通信。以此方式，在圖1中提供利用靜態(tài)延遲值來(lái)對(duì)準(zhǔn)時(shí)鐘信號(hào)的解決方案。

圖2示出描繪實(shí)施本發(fā)明的系統(tǒng)200的實(shí)例半導(dǎo)體裝置205的簡(jiǎn)化框圖。在一些實(shí)施例中，半導(dǎo)體裝置205是作為包括于系統(tǒng)級(jí)封裝(SiP)封裝200中的擴(kuò)展裝置的管芯205，所述SiP封裝還包括主機(jī)管芯207。在其它實(shí)施例中，半導(dǎo)體裝置205和主機(jī)半導(dǎo)體裝置207是單個(gè)管芯的一部分，其中半導(dǎo)體裝置205和主機(jī)半導(dǎo)體裝置207是單個(gè)管芯上的內(nèi)連裝置。雖然管芯205和207包括大量組件，但是在圖2中省略了許多組件以保持簡(jiǎn)單性。

管芯205包括上文結(jié)合圖1論述的多個(gè)組件，其中類(lèi)似附圖標(biāo)記指示類(lèi)似組件。例如，管芯205包括電平轉(zhuǎn)換器110、芯片上同步邏輯125、時(shí)鐘對(duì)準(zhǔn)塊120、時(shí)鐘控制塊130、時(shí)鐘分配網(wǎng)絡(luò)140和時(shí)鐘延遲電路150，所述組件以上文所論述的類(lèi)似方式操作。雖然圖2中示出的實(shí)施例在管芯205上而不是在管芯207上包括電平轉(zhuǎn)換器，但是應(yīng)注意其它實(shí)施例在管芯207上而不是在管芯205上提供電平轉(zhuǎn)換器。還應(yīng)注意，一些其它實(shí)施例在管芯205和管芯207兩者上提供電平轉(zhuǎn)換器，而又其它實(shí)施例提供的電平轉(zhuǎn)換器不包括在管芯205或管芯207中的任一者上。

管芯207包括主機(jī)時(shí)鐘控制塊230，所述主機(jī)時(shí)鐘控制塊230被配置成接收主調(diào)整時(shí)鐘信號(hào)(未示出)并將一個(gè)或多個(gè)所產(chǎn)生時(shí)鐘信號(hào)輸出到主機(jī)時(shí)鐘分配網(wǎng)絡(luò)235。主機(jī)時(shí)鐘分配網(wǎng)絡(luò)235經(jīng)過(guò)平衡并將包括源時(shí)鐘信號(hào)160的一個(gè)或多個(gè)時(shí)鐘信號(hào)分配到管芯207的芯片上同步邏輯225，其方式為使得同步元件同時(shí)接收分配時(shí)鐘信號(hào)的邏輯電平變化。芯片上同步邏輯225被配置成經(jīng)由數(shù)據(jù)線295、電平轉(zhuǎn)換器110和數(shù)據(jù)線195與芯片上同步邏輯125同步通信。另外，總線和地址控制線(未示出)與數(shù)據(jù)線295和195相關(guān)聯(lián)。芯片上同步邏輯125和225的實(shí)例實(shí)施例包括被配置成在管芯205與主機(jī)管芯207之間提供同步通信的同步總線。

管芯互連延遲165(或簡(jiǎn)稱(chēng)互連延遲165)是引入到源時(shí)鐘信號(hào)160的延遲量，所述引入在源時(shí)鐘信號(hào)160從源時(shí)鐘160對(duì)主機(jī)管芯207上的同步元件可用(例如，在主機(jī)時(shí)鐘分配網(wǎng)絡(luò)235的輸出處)的點(diǎn)通過(guò)主機(jī)管芯207的互連電路和管芯205的互連電路(包括通過(guò)電平轉(zhuǎn)換器110)行進(jìn)到接收源時(shí)鐘信號(hào)170對(duì)時(shí)鐘對(duì)準(zhǔn)塊120可用的點(diǎn)時(shí)發(fā)生。在圖2中示出的實(shí)施例中，將互連延遲165建模為包括LS延遲115和管芯到管芯延遲250，管芯到管芯延遲250在圖2中表示為延遲元件250。管芯到管芯延遲250包括在將源時(shí)鐘信號(hào)160從主機(jī)管芯207發(fā)送到管芯205期間由各種互連電路引入的延遲時(shí)間(不包含LS延遲115)。例如，管芯到管芯延遲250可以包括用于在管芯205和207之間進(jìn)行發(fā)送之前和之后增強(qiáng)源時(shí)鐘信號(hào)160的緩沖器(未示出)的傳播延遲，以及圖2中未示出的互連電路的傳播延遲。出于簡(jiǎn)單性的目的，管芯到管芯延遲250示出為在從管芯205到主機(jī)管芯207(例如，示出為節(jié)點(diǎn)A到節(jié)點(diǎn)B的路徑)和從主機(jī)管芯207到管芯205(例如，示出為節(jié)點(diǎn)C到節(jié)點(diǎn)D的路徑)這兩個(gè)方向上具有相同的延遲量。在一些實(shí)施例中，管芯到管芯延遲250可以在不同方向上具有不同的延遲量。

管芯205還包括延遲測(cè)量電路220，所述延遲測(cè)量電路220被配置成(在管芯205的操作期間)使用經(jīng)過(guò)管芯205上的互連電路的環(huán)回路徑來(lái)動(dòng)態(tài)地測(cè)量主機(jī)管芯207與管芯205之間的互連延遲165，所述互連電路耦合至主機(jī)管芯207上的互連電路。環(huán)回路徑示出當(dāng)發(fā)送信號(hào)240穿過(guò)電平轉(zhuǎn)換器110、穿過(guò)通過(guò)節(jié)點(diǎn)A和B從管芯205到主機(jī)管芯207的其余的互連電路、穿過(guò)通過(guò)節(jié)點(diǎn)C和D從主機(jī)管芯207返回到管芯205的其余的互連電路、穿過(guò)電平轉(zhuǎn)換器110，并在延遲測(cè)量電路220處作為接收信號(hào)245被接收時(shí)從延遲測(cè)量電路220行進(jìn)經(jīng)過(guò)的路徑。沿著環(huán)回路徑，節(jié)點(diǎn)A位于緊接在管芯205的發(fā)送互連電路之前，節(jié)點(diǎn)B位于緊接在主機(jī)管芯207的接收互連電路之后，節(jié)點(diǎn)C位于緊接在主機(jī)管芯207的發(fā)送互連電路之前，且節(jié)點(diǎn)D位于緊接在管芯205的接收互連電路之后。

延遲測(cè)量電路220被配置成經(jīng)由環(huán)回路徑的前一半路徑通過(guò)電平轉(zhuǎn)換器110將發(fā)送信號(hào)240(或測(cè)量信號(hào))輸出到主機(jī)管芯207。主機(jī)管芯207接收信號(hào)并經(jīng)由環(huán)回路徑的后一半路徑通過(guò)電平轉(zhuǎn)換器110將信號(hào)返回到管芯205，其中延遲測(cè)量電路220接收返回信號(hào)作為接收信號(hào)245(或延遲測(cè)量信號(hào))。如圖2中所示，發(fā)送信號(hào)240經(jīng)歷由穿過(guò)管芯205上的發(fā)送互連電路和主機(jī)管芯207上的接收互連電路引起的延遲，所述延遲表示為節(jié)點(diǎn)A與B之間的管芯到管芯延遲元件250。發(fā)送信號(hào)240還經(jīng)歷由穿過(guò)主機(jī)管芯207上的發(fā)送互連電路和管芯205上的接收互連電路引起的延遲，所述延遲還表示為節(jié)點(diǎn)C與D之間的管芯到管芯延遲元件250。由于環(huán)回路徑行進(jìn)到管芯207并返回至管芯205，因此環(huán)回路徑重復(fù)兩次源時(shí)鐘信號(hào)160在從管芯207行進(jìn)到管芯205時(shí)所經(jīng)歷的延遲。如上所述，在本文所論述的實(shí)施例中，管芯到管芯延遲250在兩個(gè)方向上具有相同的延遲量。延遲測(cè)量電路220被配置成測(cè)量引入到發(fā)送信號(hào)240中的往返延遲，所述引入在發(fā)送信號(hào)240穿過(guò)電平轉(zhuǎn)換器110(所述延遲是LS延遲115)、沿環(huán)回路徑的前一半路徑穿過(guò)管芯205和207的互連電路(所述延遲是管芯到管芯延遲250)、沿環(huán)回路徑的后一半路徑穿過(guò)管芯205和207的互連電路(所述延遲也是管芯到管芯延遲250)、并穿過(guò)電平轉(zhuǎn)換器110(所述延遲是LS延遲115)時(shí)發(fā)生。

應(yīng)注意，數(shù)據(jù)信號(hào)還經(jīng)歷由以類(lèi)似方式穿過(guò)主機(jī)管芯207和管芯205上的互連電路引起的延遲，所述延遲還表示為節(jié)點(diǎn)N與O之間的管芯到管芯延遲元件250，所述節(jié)點(diǎn)在管芯207和205的耦合互連電路的相對(duì)側(cè)上(例如，節(jié)點(diǎn)N的位置類(lèi)似節(jié)點(diǎn)B和C，而節(jié)點(diǎn)O的位置類(lèi)似節(jié)點(diǎn)A和D)。

延遲測(cè)量電路220被配置成通過(guò)比較發(fā)送信號(hào)240(測(cè)量信號(hào))和接收信號(hào)245(延遲測(cè)量信號(hào))的相位來(lái)確定發(fā)送信號(hào)240與接收信號(hào)245之間的相位差以測(cè)量往返延遲。該相位差指示總往返延遲。延遲測(cè)量電路220被配置成將總往返延遲除以2以確定主機(jī)管芯207與管芯205之間的(單向)互連延遲165。接著，延遲測(cè)量電路220將延遲值255輸出到時(shí)鐘延遲電路150，其中延遲值255對(duì)應(yīng)于互連延遲165。在一些實(shí)施例中，延遲值255是延遲控制信號(hào)(例如，與互連延遲165成正比的電壓信號(hào))，時(shí)鐘延遲電路150利用該延遲控制信號(hào)來(lái)控制延遲元件(例如，可變延遲線或變頻振蕩器)以將延遲時(shí)間引入到反饋平衡時(shí)鐘信號(hào)185中，其中延遲時(shí)間等于互連延遲165。在其它實(shí)施例中，延遲值255是延遲碼或表示等于互連延遲165的延遲時(shí)間的其它數(shù)值。時(shí)鐘延遲電路150被配置成確定對(duì)應(yīng)于延遲值255的延遲控制信號(hào)，其中延遲控制信號(hào)用于控制延遲元件以將延遲時(shí)間(等于互連延遲165)引入到反饋平衡時(shí)鐘信號(hào)185中。由于互連延遲165是動(dòng)態(tài)地確定的，因此延遲值255被動(dòng)態(tài)地提供到時(shí)鐘延遲電路150。包括于延遲測(cè)量電路220中的電路的例子包括但不限于相位檢測(cè)器等等。

與上文論述類(lèi)似，時(shí)鐘延遲電路150被配置成根據(jù)延遲值255來(lái)輸出反饋平衡時(shí)鐘信號(hào)185的延遲型式，以作為中間調(diào)整時(shí)鐘信號(hào)190，所述中間調(diào)整時(shí)鐘信號(hào)190作為反饋時(shí)鐘信號(hào)被提供到時(shí)鐘對(duì)準(zhǔn)塊120。當(dāng)時(shí)鐘對(duì)準(zhǔn)塊120比較接收源時(shí)鐘信號(hào)170和中間調(diào)整時(shí)鐘信號(hào)190時(shí)，時(shí)鐘對(duì)準(zhǔn)塊120被配置成輸出主調(diào)整時(shí)鐘信號(hào)175，所述主調(diào)整時(shí)鐘信號(hào)175被調(diào)整為補(bǔ)償由中間調(diào)整時(shí)鐘信號(hào)190展現(xiàn)的延遲。再次注意，接收源時(shí)鐘信號(hào)170是源時(shí)鐘信號(hào)160的歸因于互連延遲165的延遲型式，且中間調(diào)整時(shí)鐘信號(hào)190是反饋平衡時(shí)鐘信號(hào)185的具有等于互連延遲165的延遲時(shí)間的延遲型式。由于使源時(shí)鐘信號(hào)160和平衡時(shí)鐘信號(hào)185的延遲型式相位對(duì)準(zhǔn)(即，通過(guò)使接收源時(shí)鐘信號(hào)170和中間調(diào)整時(shí)鐘信號(hào)190相位對(duì)準(zhǔn))，反饋平衡時(shí)鐘信號(hào)185(和由時(shí)鐘分配網(wǎng)絡(luò)140分配的其它平衡時(shí)鐘信號(hào)185)也變得與源時(shí)鐘信號(hào)160相位對(duì)準(zhǔn)。時(shí)鐘對(duì)準(zhǔn)塊120還調(diào)整主調(diào)整時(shí)鐘信號(hào)175以補(bǔ)償由中間調(diào)整時(shí)鐘信號(hào)190展現(xiàn)的其它延遲，包括CCB延遲135和CDN延遲145。

一旦由時(shí)鐘分配網(wǎng)絡(luò)140分配的平衡時(shí)鐘信號(hào)185與源時(shí)鐘信號(hào)160相位對(duì)準(zhǔn)，對(duì)準(zhǔn)時(shí)鐘信號(hào)185就用于對(duì)管芯205上的芯片上同步邏輯125計(jì)時(shí)，而源時(shí)鐘信號(hào)160用于對(duì)主機(jī)管芯207上的同步邏輯225計(jì)時(shí)。這樣做在管芯205上的芯片上同步邏輯125與主機(jī)管芯207上的同步邏輯225之間形成同步通信。以此方式，在圖2中提供利用動(dòng)態(tài)延遲測(cè)量來(lái)對(duì)準(zhǔn)時(shí)鐘信號(hào)的解決方案。

圖3示出描繪實(shí)施本發(fā)明的系統(tǒng)300的實(shí)例半導(dǎo)體裝置305的簡(jiǎn)化框圖。在一些實(shí)施例中，半導(dǎo)體裝置305是包括于系統(tǒng)級(jí)封裝(SiP)封裝300中的管芯305，所述SiP封裝還包括主機(jī)管芯307。在其它實(shí)施例中，半導(dǎo)體裝置305和主機(jī)半導(dǎo)體裝置307是單個(gè)管芯的一部分，其中半導(dǎo)體裝置305和主機(jī)半導(dǎo)體裝置307是單個(gè)管芯上的內(nèi)連裝置。雖然管芯305和307包括大量組件，但是在圖3中省略了許多組件以保持簡(jiǎn)單性。

管芯305包括上文結(jié)合圖1和2論述的多個(gè)組件，其中類(lèi)似附圖標(biāo)記指示類(lèi)似組件。例如，管芯305包括電平轉(zhuǎn)換器110、芯片上同步邏輯125、時(shí)鐘控制塊130和時(shí)鐘分配網(wǎng)絡(luò)140，所述組件以上文所論述的類(lèi)似方式操作。主機(jī)管芯307包括上文結(jié)合圖2論述的多個(gè)組件，其中類(lèi)似附圖標(biāo)記還指示類(lèi)似組件。例如，管芯307包括主機(jī)時(shí)鐘控制塊230、主機(jī)時(shí)鐘分配網(wǎng)絡(luò)235和芯片上同步邏輯225，所述組件以上文所論述的類(lèi)似方式操作。主機(jī)管芯307和管芯305被配置成經(jīng)由數(shù)據(jù)線195、電平轉(zhuǎn)換器110和數(shù)據(jù)線295進(jìn)行管芯到管芯通信，與上文論述類(lèi)似。雖然圖3中示出的實(shí)施例在管芯305上而不是在管芯307上包括電平轉(zhuǎn)換器，但是應(yīng)注意其它實(shí)施例在管芯307上而不是在管芯305上提供電平轉(zhuǎn)換器。還應(yīng)注意，一些其它實(shí)施例在管芯305和管芯307兩者上提供電平轉(zhuǎn)換器，而又其它實(shí)施例提供的電平轉(zhuǎn)換器不包括在管芯305或管芯307任一者上。

管芯305包括時(shí)鐘對(duì)準(zhǔn)環(huán)路，所述時(shí)鐘對(duì)準(zhǔn)環(huán)路又包括互連延遲時(shí)鐘調(diào)整塊310、組合延遲時(shí)鐘調(diào)整塊320、芯片上延遲測(cè)量電路330、芯片上延遲時(shí)鐘調(diào)整塊340、時(shí)鐘控制塊130、時(shí)鐘分配網(wǎng)絡(luò)140和互連延遲測(cè)量電路350。時(shí)鐘對(duì)準(zhǔn)環(huán)路包括從互連延遲時(shí)鐘調(diào)整塊310(結(jié)合互連延遲測(cè)量電路350)到時(shí)鐘分配網(wǎng)絡(luò)140的所產(chǎn)生時(shí)鐘信號(hào)路徑，以及從時(shí)鐘分配網(wǎng)絡(luò)140到組合延遲時(shí)鐘調(diào)整塊320的反饋信號(hào)路徑。時(shí)鐘對(duì)準(zhǔn)環(huán)路被配置成將一個(gè)或多個(gè)本地時(shí)鐘信號(hào)與源時(shí)鐘信號(hào)160對(duì)準(zhǔn)以獲得管芯307與管芯305之間的單個(gè)時(shí)鐘域。

互連延遲時(shí)鐘調(diào)整塊310和互連延遲測(cè)量電路350被配置成在管芯305的操作期間使用環(huán)回路徑動(dòng)態(tài)地確定互連延遲165。環(huán)回路徑示出為在接收源時(shí)鐘信號(hào)170被發(fā)送到管芯307、穿過(guò)通過(guò)節(jié)點(diǎn)A和B從管芯305到管芯307的其余的互連電路、穿過(guò)通過(guò)節(jié)點(diǎn)C和D從主機(jī)管芯307返回到管芯305的其余的互連電路、穿過(guò)電平轉(zhuǎn)換器110，并在互連延遲測(cè)量電路350處作為接收信號(hào)245被接收時(shí)穿過(guò)電平轉(zhuǎn)換器110的路徑。沿著環(huán)回路徑，節(jié)點(diǎn)A位于緊接在管芯305的發(fā)送互連電路之前，節(jié)點(diǎn)B位于緊接在主機(jī)管芯307的接收互連電路之后，節(jié)點(diǎn)C位于緊接在主機(jī)管芯307的發(fā)送互連電路之前，且節(jié)點(diǎn)D位于緊接在管芯305的接收互連電路之后。發(fā)送信號(hào)(或測(cè)量信號(hào))，例如圖3中接收源時(shí)鐘信號(hào)170的發(fā)送型式，經(jīng)歷由穿過(guò)管芯305上的互連電路和管芯307上的互連電路引起的延遲，所述延遲表示為節(jié)點(diǎn)A與B之間以及節(jié)點(diǎn)C與D之間的管芯到管芯延遲元件250，與上文論述類(lèi)似。如上所述，在本文所論述的實(shí)施例中，管芯到管芯延遲250在兩個(gè)方向上具有相同的延遲量。

發(fā)送信號(hào)還經(jīng)歷由穿過(guò)管芯305和主機(jī)管芯307上的一個(gè)或多個(gè)緩沖元件355引起的延遲，其中緩沖元件355用于增強(qiáng)源時(shí)鐘信號(hào)160和接收源時(shí)鐘信號(hào)170。每個(gè)緩沖器355還包括邏輯門(mén)元件并引入額外傳播延遲。在圖3中示出的實(shí)施例中，將互連延遲165建模為包括LS延遲115、管芯到管芯延遲250(不包括緩沖延遲355和LS延遲115)以及管芯307和管芯305兩者上的緩沖延遲355。盡管未示出，但是在一些實(shí)施例中，也可以實(shí)施類(lèi)似的緩沖器355以在將信號(hào)發(fā)送到管芯305之前增強(qiáng)管芯307上的數(shù)據(jù)線295以及在通過(guò)電平轉(zhuǎn)換器110輸出信號(hào)之后增強(qiáng)數(shù)據(jù)線195。

為了使環(huán)回路徑能準(zhǔn)確地復(fù)制從主機(jī)管芯307發(fā)送到管芯305的源時(shí)鐘信號(hào)160所經(jīng)歷的延遲，在管芯307上實(shí)施緩沖延遲360作為環(huán)回路徑的一部分。緩沖延遲360被配置成引入相當(dāng)于由管芯307和管芯305上的兩個(gè)緩沖器355引入的總緩沖延遲時(shí)間的兩倍的延遲時(shí)間。例如，緩沖延遲360可以表示在管芯307上端到端連接的四個(gè)緩沖器355，從而在環(huán)回路徑中引入等效緩沖延遲以便準(zhǔn)確地表示從管芯305到管芯307并返回至管芯305的往返行進(jìn)的源時(shí)鐘信號(hào)160所經(jīng)歷的總延遲。通過(guò)準(zhǔn)確地復(fù)制兩次源時(shí)鐘信號(hào)160所經(jīng)歷的延遲，可以測(cè)量準(zhǔn)確的往返延遲，當(dāng)將往返延遲均分時(shí)產(chǎn)生準(zhǔn)確的互連延遲165(互連延遲165是往返延遲的一半)。

環(huán)回路徑重復(fù)兩次源時(shí)鐘信號(hào)160在從主機(jī)管芯307行進(jìn)到管芯305時(shí)所經(jīng)歷的延遲?；ミB延遲測(cè)量電路350被配置成測(cè)量當(dāng)接收源時(shí)鐘信號(hào)170沿環(huán)回路徑行進(jìn)時(shí)引入到接收源時(shí)鐘信號(hào)170中的總往返延遲?？偼笛舆t包括穿過(guò)電平轉(zhuǎn)換器110(所述延遲是LS延遲115)、沿環(huán)回路徑的前一半路徑穿過(guò)管芯305和307的互連電路(所述延遲是管芯到管芯延遲250)、穿過(guò)緩沖延遲360、沿環(huán)回路徑的后一半路徑穿過(guò)管芯305和307的互連電路(所述延遲也是管芯到管芯延遲250)、并穿過(guò)電平轉(zhuǎn)換器110(所述延遲也是LS延遲115)的延遲。

互連延遲測(cè)量電路350具有兩個(gè)輸入，即接收信號(hào)245(或延遲測(cè)量信號(hào))和來(lái)自互連延遲時(shí)鐘調(diào)整塊310的延遲時(shí)鐘信號(hào)325?；ミB延遲測(cè)量電路350被配置成通過(guò)比較接收信號(hào)245和延遲時(shí)鐘信號(hào)325的相位來(lái)確定接收信號(hào)245與延遲時(shí)鐘信號(hào)325之間的相位差，從而測(cè)量往返延遲。相位差指示往返延遲。基于相位差，互連延遲測(cè)量電路350被配置成輸出增加/減少(inc/dec)控制信號(hào)345，所述inc/dec控制信號(hào)345被提供到互連延遲時(shí)鐘調(diào)整塊310。Inc/dec控制信號(hào)345向互連延遲時(shí)鐘調(diào)整塊310指示是應(yīng)將延遲時(shí)鐘信號(hào)325的相位延遲更多還是更少的延遲量，以便使延遲時(shí)鐘325與接收信號(hào)245相位對(duì)準(zhǔn)。例如，如果在接收信號(hào)245的正時(shí)鐘邊沿之前接收到延遲時(shí)鐘信號(hào)325的正時(shí)鐘邊沿，則inc/dec控制信號(hào)345指示應(yīng)將延遲時(shí)鐘信號(hào)325的相位延遲更多的延遲量，以便使延遲時(shí)鐘信號(hào)325與接收信號(hào)245相位對(duì)準(zhǔn)(例如，控制信號(hào)345向時(shí)鐘調(diào)整塊310指示“增加”)。類(lèi)似地，如果在接收信號(hào)245的正時(shí)鐘邊沿之后接收到延遲時(shí)鐘信號(hào)325的正時(shí)鐘邊沿，則inc/dec控制信號(hào)345指示應(yīng)將延遲時(shí)鐘信號(hào)325的相位延遲更少的延遲量，以便使延遲時(shí)鐘信號(hào)325與接收信號(hào)245相位對(duì)準(zhǔn)(例如，控制信號(hào)345向時(shí)鐘調(diào)整塊310指示“減少”)。包括于互連測(cè)量電路350中的電路的例子包括但不限于相位檢測(cè)器等等。

互連延遲時(shí)鐘調(diào)整塊310具有兩個(gè)輸入，即接收源時(shí)鐘信號(hào)170和來(lái)自互連延遲測(cè)量電路350的增加/減少控制信號(hào)345?；ミB延遲時(shí)鐘調(diào)整塊310被配置成將接收源時(shí)鐘170的延遲型式(如上文所描述，接收源時(shí)鐘170的延遲型式是根據(jù)inc/dec控制信號(hào)345延遲或調(diào)整的)作為延遲時(shí)鐘信號(hào)325而輸出到互連延遲測(cè)量電路350?；ミB延遲時(shí)鐘調(diào)整塊310還包括追蹤電路以通過(guò)累加基于inc/dec控制信號(hào)345的持續(xù)指示而引入到接收源時(shí)鐘信號(hào)170的延遲量(所述延遲形成延遲時(shí)鐘信號(hào)325)來(lái)確定往返延遲。換句話說(shuō)，(一旦延遲時(shí)鐘信號(hào)325與接收信號(hào)245相位對(duì)準(zhǔn)或鎖定)在接收源時(shí)鐘170與延遲時(shí)鐘信號(hào)325之間的相位差指示往返延遲，其中通過(guò)互連延遲測(cè)量電路350(例如，逐漸地或以其它方式)引入相位差?；ミB延遲時(shí)鐘調(diào)整塊310被配置成將往返延遲除以2以確定從主機(jī)管芯307到管芯305的(單向)互連延遲165。接著，互連延遲時(shí)鐘調(diào)整塊310將延遲碼315輸出到組合延遲時(shí)鐘調(diào)整塊320，其中延遲碼315表示等于互連延遲165的延遲時(shí)間。在一些實(shí)施例中，延遲碼315還存儲(chǔ)在互連延遲時(shí)鐘調(diào)整塊310處。由于動(dòng)態(tài)地確定互連延遲165(且互連延遲165可以歸因于供電電壓變化、溫度變化、電磁干擾變化等等而變化)，因此也動(dòng)態(tài)地確定延遲碼315并將延遲碼315提供到組合延遲時(shí)鐘調(diào)整塊320。包括于互連延遲時(shí)鐘調(diào)整塊310中的電路的例子包括但不限于可變延遲線、變頻振蕩器、以及被配置成輸出用于延遲測(cè)量的可調(diào)周期時(shí)鐘信號(hào)以及輸出反映延遲測(cè)量結(jié)果的延遲碼的類(lèi)似電路。

組合延遲時(shí)鐘調(diào)整塊320具有兩個(gè)輸入，即反饋平衡時(shí)鐘185和延遲碼315。組合延遲時(shí)鐘調(diào)整塊320包括延遲元件，以及被配置成利用延遲碼315以設(shè)置或控制延遲元件從而將(等于互連延遲165的)延遲時(shí)間引入到反饋平衡時(shí)鐘185中的電路，所述反饋平衡時(shí)鐘185作為中間調(diào)整時(shí)鐘190被輸出到芯片上延遲測(cè)量電路330。在其它實(shí)施例(未示出)中，延遲碼315是延遲控制信號(hào)(例如，與互連延遲165成正比的電壓信號(hào))，組合延遲時(shí)鐘調(diào)整塊320利用該延遲控制信號(hào)來(lái)控制延遲元件(例如，可變延遲線或變頻振蕩器)以將(等于互連延遲165的)延遲時(shí)間引入到反饋平衡時(shí)鐘信號(hào)185中。包括于組合延遲時(shí)鐘調(diào)整塊320中的電路的例子包括但不限于可變延遲線、變頻振蕩器、以及被配置成輸出可調(diào)周期時(shí)鐘信號(hào)的類(lèi)似電路。

芯片上延遲測(cè)量電路330具有兩個(gè)輸入，即中間調(diào)整時(shí)鐘190和接收源時(shí)鐘170。芯片上延遲測(cè)量電路330被配置成通過(guò)比較中間調(diào)整時(shí)鐘信號(hào)190和接收源時(shí)鐘信號(hào)170的相位來(lái)確定相位之間的相位差以測(cè)量芯片上延遲。相位差指示芯片上延遲，芯片上延遲包括CCB延遲135和CDN延遲145?；谙辔徊?，芯片上延遲測(cè)量電路330被配置成輸出增加/減少(inc/dec)控制信號(hào)335，所述inc/dec控制信號(hào)335被提供到芯片上延遲時(shí)鐘調(diào)整塊340。Inc/dec控制信號(hào)335向芯片上延遲時(shí)鐘調(diào)整塊340指示是應(yīng)將中間調(diào)整時(shí)鐘190的相位延遲更多還是更少的延遲量，以便使中間調(diào)整時(shí)鐘190與接收源時(shí)鐘信號(hào)170相位對(duì)準(zhǔn)，與上文結(jié)合互連延遲測(cè)量電路350的inc/dec控制信號(hào)345的論述類(lèi)似。包括于芯片上延遲測(cè)量電路330中的電路的例子包括但不限于相位檢測(cè)器等等。

芯片上延遲時(shí)鐘調(diào)整塊340具有兩個(gè)輸入，即接收源時(shí)鐘信號(hào)170和來(lái)自芯片上延遲測(cè)量電路330的增加/減少控制信號(hào)335。芯片上延遲時(shí)鐘調(diào)整塊340被配置成將接收源時(shí)鐘170的延遲型式(如上文所描述，接收源時(shí)鐘170的延遲型式是根據(jù)inc/dec控制信號(hào)335延遲或調(diào)整的)作為主調(diào)整時(shí)鐘信號(hào)175而輸出到時(shí)鐘控制塊130。主調(diào)整時(shí)鐘信號(hào)175的相位補(bǔ)償相比于經(jīng)由芯片上延遲測(cè)量電路330的接收源時(shí)鐘170的由中間調(diào)整時(shí)鐘190展現(xiàn)的芯片上延遲(包括CCB延遲135和CDN延遲145)。主調(diào)整時(shí)鐘信號(hào)175的相位還補(bǔ)償互連延遲165(包括管芯到管芯延遲250、LS延遲115和由一個(gè)或多個(gè)緩沖器355引起的延遲)。主調(diào)整時(shí)鐘175被提供到時(shí)鐘控制塊130，與上文論述類(lèi)似。

再次注意，接收源時(shí)鐘信號(hào)170是源時(shí)鐘信號(hào)160的歸因于互連延遲165的延遲型式。中間調(diào)整時(shí)鐘信號(hào)190是反饋平衡時(shí)鐘信號(hào)185的延遲了等于互連延遲165的延遲時(shí)間的延遲型式。由于使源時(shí)鐘信號(hào)160和平衡時(shí)鐘信號(hào)185的延遲型式相位對(duì)準(zhǔn)(即，通過(guò)使接收源時(shí)鐘信號(hào)170和中間調(diào)整時(shí)鐘信號(hào)190相位對(duì)準(zhǔn))，反饋平衡時(shí)鐘信號(hào)185(和由時(shí)鐘分配網(wǎng)絡(luò)140分配的其它平衡時(shí)鐘信號(hào)185)也變得與源時(shí)鐘信號(hào)160相位對(duì)準(zhǔn)。

一旦由時(shí)鐘分配網(wǎng)絡(luò)140分配的平衡時(shí)鐘信號(hào)185與源時(shí)鐘信號(hào)160相位對(duì)準(zhǔn)，對(duì)準(zhǔn)時(shí)鐘信號(hào)185就用于對(duì)管芯305上的芯片上同步邏輯125計(jì)時(shí)，而源時(shí)鐘信號(hào)160用于對(duì)主機(jī)管芯307上的同步邏輯225計(jì)時(shí)。這樣做在管芯305上的芯片上同步邏輯125與主機(jī)管芯307上的同步邏輯225之間形成同步通信。以此方式，在圖3中提供利用動(dòng)態(tài)延遲測(cè)量來(lái)對(duì)準(zhǔn)時(shí)鐘信號(hào)的解決方案。

圖4示出在實(shí)施本發(fā)明的半導(dǎo)體裝置的多個(gè)節(jié)點(diǎn)處存在的實(shí)例時(shí)鐘信號(hào)的波形。所述波形示出將延遲引入到源時(shí)鐘信號(hào)160中，以及對(duì)此類(lèi)延遲進(jìn)行補(bǔ)償以獲得與源時(shí)鐘信號(hào)160相位對(duì)準(zhǔn)的對(duì)準(zhǔn)時(shí)鐘185。雖然本文中使用圖2中示出的涉及管芯205和主機(jī)管芯207本發(fā)明的實(shí)施例來(lái)闡述圖4中示出的波形，但是對(duì)于其它實(shí)施例存在類(lèi)似波形，如將在下文指出。在源時(shí)鐘信號(hào)160和平衡時(shí)鐘信號(hào)185(平衡時(shí)鐘信號(hào)185也稱(chēng)為對(duì)準(zhǔn)時(shí)鐘信號(hào)185)的相位對(duì)準(zhǔn)之后出現(xiàn)示出的波形。

源時(shí)鐘信號(hào)160在圖4的頂部示出，接收時(shí)鐘信號(hào)170緊跟源時(shí)鐘信號(hào)160下方示出。應(yīng)注意，在源時(shí)鐘信號(hào)160與接收時(shí)鐘信號(hào)170之間存在相位差，如接收時(shí)鐘信號(hào)170的正沿比源時(shí)鐘信號(hào)160的正沿落后了管芯到管芯延遲250和電平轉(zhuǎn)換器(LS)延遲115所示。此延遲之和是互連延遲165，并且在一些實(shí)施例中(例如結(jié)合圖1論述的實(shí)施例)，在裝置操作之前的時(shí)間(例如，在執(zhí)行期操作之前的工廠設(shè)置時(shí)段期間)直接測(cè)量此延遲之和，并且將此類(lèi)互連延遲165的表示作為延遲值155編程設(shè)計(jì)到時(shí)鐘延遲電路150中，如上文所論述。在此類(lèi)實(shí)施例中，在時(shí)鐘對(duì)準(zhǔn)塊120之前將互連延遲165引入到對(duì)準(zhǔn)時(shí)鐘185中，時(shí)鐘對(duì)準(zhǔn)塊120使接收時(shí)鐘信號(hào)170和中間調(diào)整時(shí)鐘190相位對(duì)準(zhǔn)。由于源時(shí)鐘160和對(duì)準(zhǔn)時(shí)鐘185均延遲了相同的互連延遲165的量，因此源時(shí)鐘信號(hào)160和對(duì)準(zhǔn)時(shí)鐘185也經(jīng)過(guò)相位對(duì)準(zhǔn)。

在一些實(shí)施例中(例如結(jié)合圖2和3論述的實(shí)施例)，為了測(cè)量互連延遲165，在包括節(jié)點(diǎn)A、B、C和D的環(huán)回路徑上發(fā)送信號(hào)以便確定往返延遲410，如上文所論述。出于簡(jiǎn)單的目的，發(fā)送信號(hào)240示出為與接收時(shí)鐘信號(hào)170的波形相同，但是實(shí)際上發(fā)送信號(hào)240可以是與接收時(shí)鐘信號(hào)170具有某一相位差的其它波形。例如，在圖3的實(shí)施例中，接收時(shí)鐘信號(hào)170被發(fā)送到主機(jī)管芯307并等效于發(fā)送信號(hào)240(在圖3中未標(biāo)記)，其中發(fā)送信號(hào)240具有與接收時(shí)鐘信號(hào)170相同的波形。相比之下，圖2的實(shí)施例中的發(fā)送信號(hào)240與接收時(shí)鐘信號(hào)170無(wú)關(guān)，其中發(fā)送信號(hào)240具有與接收時(shí)鐘信號(hào)170不同的波形(并且將由此很可能與接收時(shí)鐘信號(hào)170具有某一相位差)。

不論在接收時(shí)鐘信號(hào)170與發(fā)送信號(hào)240之間存在何種關(guān)系，應(yīng)注意，在發(fā)送信號(hào)240的波形與節(jié)點(diǎn)A信號(hào)之間存在相位差，如節(jié)點(diǎn)A信號(hào)的正沿比發(fā)送信號(hào)240的正沿落后了LS延遲115所示。當(dāng)發(fā)送信號(hào)240穿過(guò)LS轉(zhuǎn)換器110到節(jié)點(diǎn)A時(shí)產(chǎn)生LS延遲115。類(lèi)似地，在節(jié)點(diǎn)A和B的波形之間存在相位差，如節(jié)點(diǎn)B信號(hào)的正沿比節(jié)點(diǎn)A信號(hào)的正沿落后了管芯到管芯延遲250所示。當(dāng)節(jié)點(diǎn)A信號(hào)穿過(guò)管芯205的發(fā)送互連電路和主機(jī)管芯207的接收互連電路而到節(jié)點(diǎn)B時(shí)，產(chǎn)生管芯到管芯延遲250。

由于圖2的實(shí)施例指示節(jié)點(diǎn)B信號(hào)被立即返回到管芯205，因此節(jié)點(diǎn)C信號(hào)示出為與節(jié)點(diǎn)B信號(hào)的波形相同。在圖3的實(shí)施例中，節(jié)點(diǎn)B和C的波形將具有等于緩沖延遲360的相位差，這還將增加(總)互連延遲165和往返延遲410。

應(yīng)注意，在節(jié)點(diǎn)C和D的波形之間存在相位差，如節(jié)點(diǎn)D的正沿比節(jié)點(diǎn)C的正沿落后了管芯到管芯延遲250所示。當(dāng)節(jié)點(diǎn)C信號(hào)穿過(guò)主機(jī)管芯207的發(fā)送互連電路和管芯205的接收互連電路而到節(jié)點(diǎn)D時(shí)，產(chǎn)生管芯到管芯延遲250。類(lèi)似地，在節(jié)點(diǎn)D與接收信號(hào)245的波形之間存在相位差，如接收信號(hào)245的正沿比節(jié)點(diǎn)D的正沿落后了LS延遲115所示。當(dāng)節(jié)點(diǎn)D信號(hào)穿過(guò)LS轉(zhuǎn)換器110到延遲測(cè)量電路220的輸入時(shí)，產(chǎn)生LS延遲115。

當(dāng)發(fā)送信號(hào)穿過(guò)環(huán)回路徑時(shí)，引入到發(fā)送信號(hào)240的延遲累加，從而形成往返延遲410。換句話說(shuō)，在發(fā)送信號(hào)240與接收信號(hào)245之間存在等于往返延遲410的相位差。往返延遲410等于互連延遲165的兩倍。一旦確定往返延遲410，就能通過(guò)將往返延遲410除以2來(lái)確定互連延遲165。

主調(diào)整時(shí)鐘175示出為具有已經(jīng)過(guò)調(diào)整來(lái)補(bǔ)償芯片上延遲和互連延遲165兩者的相位。如上文所論述，時(shí)鐘對(duì)準(zhǔn)塊120被配置成通過(guò)調(diào)整主調(diào)整時(shí)鐘信號(hào)175的延遲，來(lái)使接收源時(shí)鐘信號(hào)170與中間調(diào)整時(shí)鐘190相位對(duì)準(zhǔn)。如圖4中所示，當(dāng)主調(diào)整時(shí)鐘175穿過(guò)時(shí)鐘控制塊130并作為一個(gè)或多個(gè)所產(chǎn)生時(shí)鐘信號(hào)180輸出時(shí)，主調(diào)整時(shí)鐘175經(jīng)歷CCB延遲135。接著，當(dāng)所產(chǎn)生時(shí)鐘信號(hào)180穿過(guò)時(shí)鐘分配網(wǎng)絡(luò)140并作為對(duì)準(zhǔn)時(shí)鐘185輸出時(shí)，所產(chǎn)生時(shí)鐘信號(hào)180經(jīng)歷CDN延遲145。最后，時(shí)鐘延遲電路150緊接在時(shí)鐘對(duì)準(zhǔn)塊120之前將延遲165引入到對(duì)準(zhǔn)時(shí)鐘185，從而形成中間調(diào)整時(shí)鐘190。因此，主調(diào)整時(shí)鐘175的上升沿的位置經(jīng)過(guò)調(diào)整以補(bǔ)償包括CCB延遲135、CDN延遲145以及主調(diào)整時(shí)鐘175與中間調(diào)整時(shí)鐘190之間的互連延遲165的延遲。此外，由于中間調(diào)整時(shí)鐘190是對(duì)準(zhǔn)時(shí)鐘185的延遲型式，且接收時(shí)鐘信號(hào)170是源時(shí)鐘信號(hào)160的延遲型式，因此源時(shí)鐘160和對(duì)準(zhǔn)時(shí)鐘185也因?yàn)橹虚g調(diào)整時(shí)鐘190與接收時(shí)鐘信號(hào)170的相位對(duì)準(zhǔn)而相位對(duì)準(zhǔn)。

圖5示出在實(shí)施本發(fā)明的半導(dǎo)體裝置的多個(gè)節(jié)點(diǎn)處存在的實(shí)例數(shù)據(jù)信號(hào)的波形。所述波形示出在相同時(shí)鐘域內(nèi)的兩個(gè)半導(dǎo)體裝置或管芯之間實(shí)現(xiàn)的同步通信。

圖5的上半部示出了通過(guò)管芯接收的數(shù)據(jù)信號(hào)，例如通過(guò)上文結(jié)合圖1、2和3論述的任何管芯接收的數(shù)據(jù)信號(hào)。從主機(jī)管芯(例如，管芯207或307)發(fā)送并在輔助管芯(例如，管芯105、205或305)上接收的節(jié)點(diǎn)N數(shù)據(jù)信號(hào)在被發(fā)送之前經(jīng)歷來(lái)自主機(jī)管芯上的芯片上同步邏輯225的某一傳播延遲，如節(jié)點(diǎn)N有效數(shù)據(jù)的邊沿比對(duì)準(zhǔn)時(shí)鐘185(對(duì)準(zhǔn)時(shí)鐘185與源時(shí)鐘信號(hào)160相位對(duì)準(zhǔn))的正沿落后了芯片上同步邏輯225中的寄存器的某一時(shí)鐘到輸出延遲所示。

當(dāng)節(jié)點(diǎn)O數(shù)據(jù)信號(hào)穿過(guò)主機(jī)管芯的發(fā)送互連電路和輔助管芯的接收互連電路時(shí)，節(jié)點(diǎn)O數(shù)據(jù)信號(hào)經(jīng)歷管芯到管芯延遲250，如節(jié)點(diǎn)O有效數(shù)據(jù)的邊沿比節(jié)點(diǎn)N有效數(shù)據(jù)的邊沿落后了管芯到管芯延遲250所示。當(dāng)節(jié)點(diǎn)P數(shù)據(jù)信號(hào)穿過(guò)LS轉(zhuǎn)換器110到節(jié)點(diǎn)P時(shí)，節(jié)點(diǎn)P數(shù)據(jù)信號(hào)經(jīng)歷LS延遲115，如節(jié)點(diǎn)P有效數(shù)據(jù)的邊沿比節(jié)點(diǎn)O有效數(shù)據(jù)的邊沿落后了LS延遲115所示。節(jié)點(diǎn)P信號(hào)的有效數(shù)據(jù)的邊沿在對(duì)準(zhǔn)時(shí)鐘185的下一正沿之前的某一時(shí)間出現(xiàn)，以符合輔助管芯的芯片上同步邏輯125內(nèi)的元件的設(shè)置時(shí)間要求。節(jié)點(diǎn)P信號(hào)的有效數(shù)據(jù)還在對(duì)準(zhǔn)時(shí)鐘185的正沿之后的某一時(shí)間上保持穩(wěn)定，以符合輔助管芯的芯片上同步邏輯125內(nèi)的元件的保持時(shí)間要求。

圖5的下半部示出了通過(guò)管芯發(fā)送的數(shù)據(jù)信號(hào)，例如從上文結(jié)合圖1、2和3論述的任何管芯發(fā)送的數(shù)據(jù)信號(hào)。從輔助管芯(例如，管芯105、205或305)發(fā)送并在主機(jī)管芯(例如，管芯207或307)上接收的節(jié)點(diǎn)P數(shù)據(jù)信號(hào)在被發(fā)送之前經(jīng)歷來(lái)自輔助管芯上的芯片上同步邏輯125的某一傳播延遲，如節(jié)點(diǎn)P有效數(shù)據(jù)的邊沿比對(duì)準(zhǔn)時(shí)鐘185(對(duì)準(zhǔn)時(shí)鐘185與管芯207或307上的源時(shí)鐘信號(hào)160相位對(duì)準(zhǔn))的正沿落后了來(lái)自芯片上同步邏輯225中的寄存器的某一時(shí)鐘到輸出延遲所示。

當(dāng)節(jié)點(diǎn)O數(shù)據(jù)信號(hào)穿過(guò)LS轉(zhuǎn)換器110時(shí)，節(jié)點(diǎn)O數(shù)據(jù)信號(hào)經(jīng)歷LS延遲115，如節(jié)點(diǎn)O有效數(shù)據(jù)的邊沿比節(jié)點(diǎn)P有效數(shù)據(jù)的邊沿落后了LS延遲115所示。當(dāng)節(jié)點(diǎn)N數(shù)據(jù)信號(hào)穿過(guò)輔助管芯的發(fā)送互連電路和主機(jī)管芯的接收互連電路時(shí)，節(jié)點(diǎn)N數(shù)據(jù)信號(hào)經(jīng)歷管芯到管芯延遲250，如節(jié)點(diǎn)N有效數(shù)據(jù)的邊沿比節(jié)點(diǎn)O有效數(shù)據(jù)的邊沿落后了管芯到管芯延遲250所示。節(jié)點(diǎn)N的有效數(shù)據(jù)的邊沿在源時(shí)鐘160的下一正沿之前的某一時(shí)間出現(xiàn)，以符合主機(jī)管芯的芯片上同步邏輯225內(nèi)的元件的設(shè)置時(shí)間要求。節(jié)點(diǎn)N信號(hào)的有效數(shù)據(jù)還在源時(shí)鐘160的正沿之后的某一時(shí)間上保持穩(wěn)定，以符合主機(jī)管芯的芯片上同步邏輯225內(nèi)的元件的保持時(shí)間要求。

現(xiàn)在應(yīng)了解，已經(jīng)提供自適應(yīng)時(shí)鐘信號(hào)對(duì)準(zhǔn)的實(shí)施例，自適應(yīng)時(shí)鐘信號(hào)對(duì)準(zhǔn)補(bǔ)償半導(dǎo)體裝置之間的互連延遲，并自動(dòng)調(diào)整本地時(shí)鐘信號(hào)以使本地時(shí)鐘信號(hào)與主機(jī)裝置的源時(shí)鐘信號(hào)對(duì)準(zhǔn)。在本發(fā)明的一個(gè)實(shí)施例中，提供一種半導(dǎo)體裝置，所述半導(dǎo)體裝置包括時(shí)鐘延遲電路，所述時(shí)鐘延遲電路被配置成接收與互連延遲相關(guān)聯(lián)的延遲值，其中互連延遲是在通信地耦合主機(jī)半導(dǎo)體裝置與該半導(dǎo)體裝置的互連電路上測(cè)得。時(shí)鐘延遲電路還被配置成使本地時(shí)鐘信號(hào)延遲由延遲值指示的延遲量，其中在半導(dǎo)體裝置上產(chǎn)生本地時(shí)鐘信號(hào)。該半導(dǎo)體裝置還包括時(shí)鐘對(duì)準(zhǔn)塊，所述時(shí)鐘對(duì)準(zhǔn)塊被配置成：從時(shí)鐘延遲電路接收延遲本地時(shí)鐘信號(hào)；接收延遲源時(shí)鐘信號(hào)，其中延遲源時(shí)鐘信號(hào)是經(jīng)由互連電路從主機(jī)半導(dǎo)體裝置接收的；并基于延遲源時(shí)鐘信號(hào)和延遲本地時(shí)鐘信號(hào)的比較來(lái)輸出主時(shí)鐘信號(hào)，其中主時(shí)鐘信號(hào)用于在半導(dǎo)體裝置上產(chǎn)生與主機(jī)半導(dǎo)體裝置上產(chǎn)生的源時(shí)鐘信號(hào)對(duì)準(zhǔn)的一個(gè)或多個(gè)對(duì)準(zhǔn)時(shí)鐘信號(hào)。

以上實(shí)施例的一個(gè)方面提出，半導(dǎo)體裝置進(jìn)一步包括同步邏輯，所述同步邏輯被配置成利用一個(gè)或多個(gè)對(duì)準(zhǔn)時(shí)鐘信號(hào)中的一個(gè)對(duì)準(zhǔn)時(shí)鐘信號(hào)作為本地源時(shí)鐘信號(hào)，其中同步邏輯被配置用于與主機(jī)半導(dǎo)體裝置上的主機(jī)同步邏輯的同步通信，并且主機(jī)同步邏輯被配置成利用源時(shí)鐘信號(hào)。

以上實(shí)施例的一個(gè)方面提出，半導(dǎo)體裝置進(jìn)一步包括時(shí)鐘控制塊，所述時(shí)鐘控制塊被配置成利用主時(shí)鐘信號(hào)來(lái)輸出一個(gè)或多個(gè)所產(chǎn)生時(shí)鐘信號(hào)，其中一個(gè)或多個(gè)所產(chǎn)生時(shí)鐘信號(hào)包括由時(shí)鐘控制塊引入的第一本地延遲。

以上實(shí)施例的另外的方面提出，半導(dǎo)體裝置進(jìn)一步包括時(shí)鐘分配網(wǎng)絡(luò)，所述時(shí)鐘分配網(wǎng)絡(luò)被配置成將一個(gè)或多個(gè)所產(chǎn)生時(shí)鐘信號(hào)作為一個(gè)或多個(gè)對(duì)準(zhǔn)時(shí)鐘信號(hào)分配到半導(dǎo)體裝置上的同步元件，其中一個(gè)或多個(gè)所產(chǎn)生時(shí)鐘信號(hào)包括由時(shí)鐘分配網(wǎng)絡(luò)引入的第二本地延遲，其中該時(shí)鐘對(duì)準(zhǔn)塊進(jìn)一步被配置成調(diào)整主時(shí)鐘信號(hào)以補(bǔ)償?shù)谝槐镜匮舆t和第二本地延遲。

以上實(shí)施例的另一方面提出，半導(dǎo)體裝置包括第一半導(dǎo)體管芯，主機(jī)半導(dǎo)體裝置包括第二半導(dǎo)體管芯，并且第一半導(dǎo)體管芯和第二半導(dǎo)體管芯包括于封裝中。

以上實(shí)施例的另一方面提出，延遲值包括工廠存儲(chǔ)的非易失性值和用戶提供的非易失性值中的一個(gè)非易失性值。

以上實(shí)施例的另一方面提出，半導(dǎo)體裝置進(jìn)一步包括延遲測(cè)量電路，所述延遲測(cè)量電路被配置成測(cè)量互連延遲，其中延遲測(cè)量電路進(jìn)一步被配置成：經(jīng)由互連電路將測(cè)量信號(hào)發(fā)送到主機(jī)半導(dǎo)體裝置；經(jīng)由互連電路從主機(jī)半導(dǎo)體裝置接收延遲測(cè)量信號(hào)；比較測(cè)量信號(hào)和延遲測(cè)量信號(hào)以確定往返延遲；根據(jù)往返延遲計(jì)算互連延遲；以及將指示互連延遲的延遲值輸出到時(shí)鐘延遲電路。

以上實(shí)施例的另一方面提出，延遲測(cè)量電路被配置成在環(huán)回路徑上發(fā)送測(cè)量信號(hào)，所述環(huán)回路徑包括穿過(guò)互連電路從延遲測(cè)量電路的輸出端到主機(jī)半導(dǎo)體裝置的第一路徑，以及穿過(guò)互連電路從主機(jī)半導(dǎo)體裝置到延遲測(cè)量電路的輸入端的第二路徑，并且延遲測(cè)量電路被配置成從第二路徑接收延遲測(cè)量信號(hào)。

以上實(shí)施例的另一另外的方面提出，互連電路包括在半導(dǎo)體裝置上的第一組發(fā)送電路和在主機(jī)半導(dǎo)體裝置上的第一組接收電路，互連電路包括在主機(jī)半導(dǎo)體裝置上的第二組發(fā)送電路和在主機(jī)半導(dǎo)體裝置上的第二組接收電路，環(huán)回路徑的第一路徑穿過(guò)第一組發(fā)送電路和接收電路，第一路徑與管芯到管芯延遲相關(guān)聯(lián)，環(huán)回路徑的第二路徑穿過(guò)第二組發(fā)送電路和接收電路，并且第二路徑與管芯到管芯延遲相關(guān)聯(lián)。

以上實(shí)施例的另一另外的方面提出，互連電路包括電平轉(zhuǎn)換器，互連延遲包括與電平轉(zhuǎn)換器相關(guān)聯(lián)的延遲，環(huán)回路徑的第一路徑和第二路徑各自穿過(guò)電平轉(zhuǎn)換器。

以上實(shí)施例的另一另外的方面提出，互連電路包括與第一總緩沖延遲相關(guān)聯(lián)的第一組緩沖元件，環(huán)回路徑穿過(guò)與第二總緩沖延遲相關(guān)聯(lián)的第二組緩沖元件，并且第二總緩沖延遲包括第一總緩沖延遲的兩倍。

在本發(fā)明的另一實(shí)施例中，提供一種方法，所述方法包括接收與互連延遲相關(guān)聯(lián)的延遲值，其中互連延遲在互連電路上測(cè)得，互連電路通信地耦合主機(jī)半導(dǎo)體裝置與半導(dǎo)體裝置。所述方法還包括使本地時(shí)鐘信號(hào)延遲由延遲值指示的延遲量以產(chǎn)生延遲本地時(shí)鐘信號(hào)，其中在半導(dǎo)體裝置上產(chǎn)生本地時(shí)鐘信號(hào)；接收延遲源時(shí)鐘信號(hào)，其中延遲源時(shí)鐘信號(hào)是經(jīng)由互連電路從主機(jī)半導(dǎo)體裝置接收的；以及基于延遲源時(shí)鐘信號(hào)和延遲本地時(shí)鐘信號(hào)的比較來(lái)輸出主時(shí)鐘信號(hào)，其中主時(shí)鐘信號(hào)用于在半導(dǎo)體裝置上產(chǎn)生與主機(jī)半導(dǎo)體裝置上產(chǎn)生的源時(shí)鐘信號(hào)對(duì)準(zhǔn)的一個(gè)或多個(gè)對(duì)準(zhǔn)時(shí)鐘信號(hào)。

以上實(shí)施例的一個(gè)方面提出，該方法進(jìn)一步包括用一個(gè)或多個(gè)對(duì)準(zhǔn)時(shí)鐘信號(hào)中的一個(gè)對(duì)準(zhǔn)時(shí)鐘信號(hào)對(duì)同步邏輯計(jì)時(shí)，其中同步邏輯被配置用于與主機(jī)半導(dǎo)體裝置上的主機(jī)同步邏輯的同步通信，并且主機(jī)同步邏輯被配置成利用源時(shí)鐘信號(hào)。

以上實(shí)施例的另一方面提出，所述方法進(jìn)一步包括基于主時(shí)鐘信號(hào)來(lái)產(chǎn)生一個(gè)或多個(gè)所產(chǎn)生時(shí)鐘信號(hào)，其中一個(gè)或多個(gè)所產(chǎn)生時(shí)鐘信號(hào)包括通過(guò)該產(chǎn)生而引入的第一本地延遲。

以上實(shí)施例的另一方面提出，該方法進(jìn)一步包括將一個(gè)或多個(gè)所產(chǎn)生時(shí)鐘信號(hào)作為一個(gè)或多個(gè)對(duì)準(zhǔn)時(shí)鐘信號(hào)分配到半導(dǎo)體裝置上的同步元件，其中一個(gè)或多個(gè)對(duì)準(zhǔn)時(shí)鐘信號(hào)包括通過(guò)該分配而引入的第二本地延遲；以及調(diào)整主時(shí)鐘信號(hào)以補(bǔ)償?shù)谝槐镜匮舆t和第二本地延遲。

以上實(shí)施例的另一方面提出，該方法進(jìn)一步包括測(cè)量互連延遲，該測(cè)量包括：經(jīng)由互連電路將測(cè)量信號(hào)發(fā)送到主機(jī)半導(dǎo)體裝置，經(jīng)由互連電路從主機(jī)半導(dǎo)體裝置接收延遲測(cè)量信號(hào)，比較測(cè)量信號(hào)和延遲測(cè)量信號(hào)以確定往返延遲，根據(jù)往返延遲計(jì)算互連延遲，以及將指示互連延遲的延遲值輸出到時(shí)鐘延遲電路。

以上實(shí)施例的另一方面提出，在環(huán)回路徑上發(fā)送測(cè)量信號(hào)，該環(huán)回路徑包括穿過(guò)互連電路從半導(dǎo)體裝置到主機(jī)半導(dǎo)體裝置的第一路徑，以及穿過(guò)互連電路從主機(jī)半導(dǎo)體裝置到半導(dǎo)體裝置的第二路徑，并且從環(huán)回路徑的第二路徑接收延遲測(cè)量信號(hào)。

以上實(shí)施例的另一另外的方面提出，互連電路包括在半導(dǎo)體裝置上的第一組發(fā)送電路和在主機(jī)半導(dǎo)體裝置上的第一組接收電路，互連電路包括在主機(jī)半導(dǎo)體裝置上的第二組發(fā)送電路和在主機(jī)半導(dǎo)體裝置上的第二組接收電路，環(huán)回路徑的第一路徑穿過(guò)第一組發(fā)送電路和接收電路，第一路徑與管芯到管芯延遲相關(guān)聯(lián)，環(huán)回路徑的第二路徑穿過(guò)第二組發(fā)送電路和接收電路，并且第二路徑與管芯到管芯延遲相關(guān)聯(lián)。

以上實(shí)施例的另一另外的方面提出，互連電路包括電平轉(zhuǎn)換器，互連延遲包括與電平轉(zhuǎn)換器相關(guān)聯(lián)的延遲，環(huán)回路徑的第一路徑和第二路徑各自穿過(guò)電平轉(zhuǎn)換器。

以上實(shí)施例的另一另外的方面提出，互連電路包括與第一總緩沖延遲相關(guān)聯(lián)的第一組緩沖元件，環(huán)回路徑穿過(guò)與第二總緩沖延遲相關(guān)聯(lián)的第二組緩沖元件，并且第二總緩沖延遲包括第一總緩沖延遲的兩倍。

在本發(fā)明的另一實(shí)施例中，提供一種半導(dǎo)體裝置，該半導(dǎo)體裝置包括延遲測(cè)量電路，所述延遲測(cè)量電路被配置成基于測(cè)量信號(hào)和延遲測(cè)量信號(hào)的比較來(lái)確定往返延遲?；ミB電路通信地耦合主機(jī)半導(dǎo)體裝置與半導(dǎo)體裝置，測(cè)量信號(hào)經(jīng)由互連電路發(fā)送到主機(jī)半導(dǎo)體裝置，并且延遲測(cè)量信號(hào)經(jīng)由互連電路從主機(jī)半導(dǎo)體裝置接收。延遲測(cè)量電路還被配置成基于往返延遲來(lái)計(jì)算互連電路的互連延遲。該半導(dǎo)體裝置還包括時(shí)鐘對(duì)準(zhǔn)環(huán)路，該時(shí)鐘對(duì)準(zhǔn)環(huán)路被配置成在半導(dǎo)體裝置上產(chǎn)生本地源時(shí)鐘信號(hào)；通過(guò)互連延遲來(lái)延遲本地源時(shí)鐘信號(hào)以產(chǎn)生延遲本地源時(shí)鐘信號(hào)；并且接收延遲主機(jī)源時(shí)鐘信號(hào)，其中延遲主機(jī)源時(shí)鐘信號(hào)是經(jīng)由互連電路從主機(jī)半導(dǎo)體裝置接收的。時(shí)鐘對(duì)準(zhǔn)環(huán)路還被配置成基于延遲本地源時(shí)鐘信號(hào)和延遲主機(jī)源時(shí)鐘信號(hào)的比較來(lái)產(chǎn)生主時(shí)鐘信號(hào)，其中主時(shí)鐘信號(hào)用于產(chǎn)生與主機(jī)半導(dǎo)體裝置上產(chǎn)生的主機(jī)源時(shí)鐘信號(hào)對(duì)準(zhǔn)的對(duì)準(zhǔn)本地源時(shí)鐘信號(hào)。

在本發(fā)明的另一實(shí)施例中，提供一種半導(dǎo)體裝置，所述半導(dǎo)體裝置包括互連延遲時(shí)鐘調(diào)整塊，所述互連延遲時(shí)鐘調(diào)整塊被配置成接收延遲主機(jī)源時(shí)鐘信號(hào)，其中互連電路通信地耦合主機(jī)半導(dǎo)體裝置與半導(dǎo)體裝置，并且延遲主機(jī)源時(shí)鐘信號(hào)是經(jīng)由互連電路從主機(jī)半導(dǎo)體裝置接收的?；ミB延遲時(shí)鐘調(diào)整塊還被配置成基于延遲主機(jī)源時(shí)鐘信號(hào)來(lái)輸出中間時(shí)鐘信號(hào)。所述半導(dǎo)體裝置還包括互連延遲測(cè)量電路，所述互連延遲測(cè)量電路被配置成基于中間時(shí)鐘信號(hào)以及延遲測(cè)量信號(hào)的比較來(lái)輸出第一控制信號(hào)，其中延遲主機(jī)源時(shí)鐘信號(hào)作為測(cè)量信號(hào)經(jīng)由互連電路立即發(fā)送到主機(jī)半導(dǎo)體裝置，延遲測(cè)量信號(hào)經(jīng)由互連電路從主機(jī)半導(dǎo)體裝置接收?；ミB延遲時(shí)鐘調(diào)整塊進(jìn)一步被配置成基于第一控制信號(hào)來(lái)延遲中間時(shí)鐘信號(hào)，并追蹤引入到中間時(shí)鐘信號(hào)的延遲量。互連延遲測(cè)量電路進(jìn)一步被配置成基于延遲量來(lái)確定延遲碼，其中延遲碼對(duì)應(yīng)于互連電路的互連延遲。所述半導(dǎo)體裝置還包括：組合延遲時(shí)鐘調(diào)整塊，所述組合延遲時(shí)鐘調(diào)整塊被配置成基于延遲碼來(lái)調(diào)整本地源時(shí)鐘信號(hào)以產(chǎn)生延遲本地源時(shí)鐘信號(hào)；以及芯片上延遲測(cè)量電路，所述芯片上延遲測(cè)量電路被配置成基于延遲主機(jī)源時(shí)鐘信號(hào)和延遲本地源時(shí)鐘信號(hào)的比較來(lái)輸出第二控制信號(hào)。該半導(dǎo)體裝置還包括芯片上延遲時(shí)鐘調(diào)整塊，所述芯片上延遲時(shí)鐘調(diào)整塊被配置成基于第二控制信號(hào)來(lái)調(diào)整延遲主機(jī)源時(shí)鐘信號(hào)以輸出主時(shí)鐘信號(hào)，其中主時(shí)鐘信號(hào)用于產(chǎn)生與主機(jī)半導(dǎo)體裝置上產(chǎn)生的主機(jī)源時(shí)鐘信號(hào)對(duì)準(zhǔn)的對(duì)準(zhǔn)本地源時(shí)鐘信號(hào)。

本文中所描述的電路可以在半導(dǎo)體基板上實(shí)施，所述半導(dǎo)體基板可以是任何半導(dǎo)體材料或材料的組合，例如砷化鎵、鍺化硅、絕緣體上硅(SOI)、硅、單晶硅等以及以上材料的組合。

如本文中所使用，術(shù)語(yǔ)“總線”用于指代多個(gè)信號(hào)或?qū)w，所述多個(gè)信號(hào)或?qū)w可以用來(lái)傳送一個(gè)或多個(gè)不同類(lèi)型的信息，例如數(shù)據(jù)、地址、控制或狀態(tài)。如本文中所論述的導(dǎo)體可以參考單個(gè)導(dǎo)體、多個(gè)導(dǎo)體、單向?qū)w或雙向?qū)w來(lái)示出或描述。然而，不同實(shí)施例可以改變導(dǎo)體的實(shí)施方案。例如，可以使用單獨(dú)的單向?qū)w而不是雙向?qū)w，且反之亦然。另外，可以用以連續(xù)方式或以時(shí)分復(fù)用方式傳送多個(gè)信號(hào)的單個(gè)導(dǎo)體來(lái)代替多個(gè)導(dǎo)體。同樣地，攜載多個(gè)信號(hào)的單個(gè)導(dǎo)體可以被分成攜載這些信號(hào)的子集的各種不同導(dǎo)體。因此，存在用于傳送信號(hào)的許多選擇。

本文中在提及使信號(hào)、狀態(tài)位或類(lèi)似裝置呈現(xiàn)為其邏輯真或邏輯假狀態(tài)時(shí)，分別使用術(shù)語(yǔ)“確證”或“設(shè)置”和“求反”(或“撤銷(xiāo)確證”或“清除”)。如果邏輯真狀態(tài)為邏輯電平1，那么邏輯假狀態(tài)為邏輯電平0。且如果邏輯真狀態(tài)為邏輯電平0，那么邏輯假狀態(tài)為邏輯電平1。

本文中所描述的每個(gè)信號(hào)可以設(shè)計(jì)為正邏輯或負(fù)邏輯，其中負(fù)邏輯可以用信號(hào)名稱(chēng)上的橫線或名稱(chēng)后的asterix(*)表示。在負(fù)邏輯信號(hào)的情況下，信號(hào)為低電平有效，其中邏輯真狀態(tài)對(duì)應(yīng)于邏輯電平0。在正邏輯信號(hào)的情況下，信號(hào)為高電平有效，其中邏輯真狀態(tài)對(duì)應(yīng)于邏輯電平1。應(yīng)注意，本文中所描述的的任何信號(hào)均可以設(shè)計(jì)為負(fù)邏輯信號(hào)或正邏輯信號(hào)。因此，在替代實(shí)施例中，描述為正邏輯信號(hào)的那些信號(hào)可以實(shí)施為負(fù)邏輯信號(hào)，并且描述為負(fù)邏輯信號(hào)的那些信號(hào)可以實(shí)施為正邏輯信號(hào)。

由于實(shí)施本發(fā)明的設(shè)備大部分由本領(lǐng)域的技術(shù)人員已知的電子組件和電路形成，因此為了理解和了解本發(fā)明的基本概念并且為了不混淆或偏離本發(fā)明的教示，將不會(huì)以比以上說(shuō)明認(rèn)為必要的任何更大程度闡述電路細(xì)節(jié)。

雖然本文中參考特定實(shí)施例描述了本發(fā)明，但是在不脫離如所附權(quán)利要求書(shū)所闡述的本發(fā)明的范圍的情況下可以進(jìn)行各種修改和改變。因此，說(shuō)明書(shū)和圖應(yīng)視為示意性而不是限制性意義，并且預(yù)期所有這些修改都包括在本發(fā)明范圍內(nèi)。并不希望將本文中關(guān)于于特定實(shí)施例描述的任何優(yōu)勢(shì)、優(yōu)點(diǎn)或針對(duì)問(wèn)題的解決方案理解為任何或全部權(quán)利要求的關(guān)鍵、必需或必不可少的特征或元件。

如本文中所使用，不希望將術(shù)語(yǔ)“耦合”限制于直接耦合或機(jī)械耦合。

此外，如本文中所使用，術(shù)語(yǔ)“一”被定義為一個(gè)或一個(gè)以上。而且，權(quán)利要求書(shū)中例如“至少一個(gè)”和“一個(gè)或多個(gè)”等介紹性短語(yǔ)的使用不應(yīng)解釋為暗示由不定冠詞“一”引入的另一權(quán)利要求要素將含有此引入的權(quán)利要求要素的任何特定權(quán)利要求限制為僅含有一個(gè)此要素的發(fā)明，甚至是在同一權(quán)利要求包含介紹性短語(yǔ)“一個(gè)或多個(gè)”或“至少一個(gè)”和例如“一”等不定冠詞時(shí)。對(duì)于定冠詞的使用也是如此。

除非另外說(shuō)明，否則例如“第一”和“第二”等術(shù)語(yǔ)用于任意地區(qū)分此類(lèi)術(shù)語(yǔ)所描述的元件。因此，這些術(shù)語(yǔ)不一定意欲指示此類(lèi)元件的時(shí)間或其它優(yōu)先級(jí)。