存儲系統及其操作方法與流程

本申請要求2015年10月15日提交給韓國知識產權局的申請號為10-2015-0143850的韓國專利申請的優先權，其全部內容通過引用整體合并于此。

技術領域

本發明的示例性實施例涉及一種半導體設計技術，更具體地，涉及一種支持地址映射操作的存儲系統。

背景技術：

計算機環境范例已經轉移到能夠在任何地點和任何時間使用的無所不在的計算系統。結果，諸如移動電話、數字相機和筆記本電腦的便攜式電子設備的使用已經快速增加。這些便攜式電子設備通常使用具有用于儲存數據的存儲器件(即，數據儲存設備)的存儲系統。數據儲存設備可以用作便攜式電子設備的主存儲器件或輔助存儲器件。

因為使用存儲器件的數據儲存設備沒有活動部件，因此它們提供良好的穩定性、耐久性、高信息訪問速度和低功耗。具有這些優點的數據儲存設備的示例包括通用串行總線(USB)存儲器件、具有各種接口的存儲卡以及固態驅動器(SSD)。

技術實現要素：

本發明的各種實施例涉及一種能夠有效執行地址映射操作的存儲系統。

在一個實施例中，一種存儲系統可以包括：非易失性存儲器件，所述非易失性存儲器件包括多個塊，每個塊包括多個頁；以及控制器，所述控制器從所述多個塊選擇映射塊，將與所述多個塊之中的除了映射塊和空閑塊之外的其它塊中的每個相對應的地址信息儲存在所述多個頁中的每個中，在所述其它塊中搜索不包括有效頁的塊，以及將映射塊的儲存與搜索到的塊相對應的地址信息的頁無效。

另外，當非易失性存儲器件不處在忙碌狀態時，控制器可以以預設時間間隔在所述其它塊之中重復地搜索不包括有效頁的塊，以及將映射塊的儲存與搜索到的塊相對應的地址信息的頁無效。

另外，控制器可以將映射塊的儲存與所述其它塊之中的經由垃圾收集操作而被選擇作為犧牲塊且被改變為空閑塊的塊相對應的地址信息的頁無效。

另外，控制器可以確認在所述其它塊之中的其自身的地址信息要被更新的塊中是否包括有效頁，以及將映射塊的儲存與作為確認的結果而不包括有效頁的塊相對應的地址信息的頁無效。

另外，與所述其它塊中的每個相對應的地址信息可以包括用于將物理塊地址和物理頁地址與主機中使用的邏輯地址映射的信息，所述物理塊地址用于選擇與所述其它塊之中的其自身的塊相對應的塊，所述物理頁地址用于分別選擇與所述其它塊之中的其自身的塊相對應的塊中包括的有效頁。

另外，控制器可以選擇所述多個塊中的一個或更多個作為映射塊。

另外，當映射塊經由垃圾收集操作被選擇作為犧牲塊時，控制器可以將空閑塊設置為新的映射塊并且僅將被選擇作為犧牲塊的映射塊的有效地址信息復制到新的映射塊中。

在另一個實施例中，一種存儲系統的操作方法，所述存儲系統包括非易失性存儲器件，非易失性存儲器件包括多個塊，每個塊包括多個頁，所述操作方法可以包括：將所述多個塊分類為映射塊和除了映射塊和空閑塊之外的其它塊；在映射塊中包括的多個頁中的每個中儲存與所述其它塊中的每個相對應的地址信息；在儲存之后在所述其它塊之中搜索不包括有效頁的塊；以及將映射塊的儲存與搜索到的頁相對應的地址信息的頁無效。

另外，無效的步驟可以包括：當非易失性存儲器件不處在忙碌狀態時，以預設時間間隔在所述其它塊之中重復搜索不包括有效頁的塊；以及將映射塊的儲存與經由搜索而搜索到的塊相對應的地址信息的頁無效。

另外，無效的步驟可以包括：從所述其它塊中選擇在垃圾收集操作中要使用的犧牲塊；以及當所述其它塊之中的經由垃圾收集操作而被選擇作為犧牲塊的塊改變為空閑塊時，將映射塊的儲存與所述被選擇作為犧牲塊的塊相對應的地址信息的頁無效。

另外，無效的步驟可以包括：確認在所述其它塊之中的其自身的地址信息要被更新的塊中是否包括有效頁；以及將映射塊的儲存與作為確認的結果而被配置為不包括有效頁的更新目標塊相對應的地址信息的頁無效。

另外，與所述其它塊中的每個相對應的地址信息可以包括用于將物理塊地址和物理頁地址與主機中使用的邏輯地址映射的信息，所述物理塊地址用于選擇與所述其它塊之中的其自身的塊相對應的塊，所述物理頁地址用于分別選擇與所述其它塊之中的其自身的塊相對應的塊中包括的有效頁。

另外，在分類中，多個塊中的一個或更多個被分類為映射塊。

另外，所述操作方法還可以包括：在分類之后當映射塊經由垃圾收集操作被選擇作為犧牲塊時，額外地將空閑塊分類為映射塊；以及僅將被選擇作為犧牲塊的映射塊的有效地址信息復制到在額外的分類中新分類的映射塊中。

根據本技術，非易失性存儲器件為用于儲存地址映射表的映射塊單獨地指定狀態更新操作的進入情況。因此，可以實質上防止在映射塊中不必要的數據經歷垃圾收集。

附圖說明

圖1是圖示根據本發明的一個實施例的包括存儲系統的數據處理系統的示圖。

圖2是圖示根據本發明的一個實施例的存儲系統中的存儲器件的示圖。

圖3是圖示根據本發明的一個實施例的存儲器件中的存儲塊的電路圖。

圖4、5、6、7、8、9、10和11是示意性地圖示根據本發明的實施例的存儲器件的示圖。

圖12A至圖12E是圖示根據本發明的一個實施例的存儲系統中的映射塊的管理操作的示圖。

圖13是說明根據本發明的一個實施例的存儲系統中的映射塊的管理操作的流程圖。

具體實施方式

下面將參照附圖來更詳細地描述各種實施例。然而，本發明可以以不同的形式來實施，并且不應被解釋為局限于本文所闡述的實施例。確切地說，提供這些實施例使得本公開將是徹底和完整的，且這些實施例將向相關領域的技術人員充分傳達本發明。貫穿本公開，在本發明的各個附圖和實施例中，相同的附圖標記指代相同的部件。

圖1是圖示包括根據一個實施例的存儲系統的數據處理系統的示圖。

參見圖1，數據處理系統100可以包括主機102和存儲系統110。

例如，主機102可以包括諸如移動電話、MP3播放器和膝上型計算機的便攜式電子設備或諸如臺式計算機、游戲機、TV和投影儀的電子設備。

存儲系統110可以響應于來自主機102的請求而操作，具體地，儲存要由主機102訪問的數據。換言之，存儲系統110可以用作主機102的主存儲系統或輔助存儲系統。存儲系統110可以根據要與主機102電耦接的主機接口的協議來用各種儲存設備中的任何一種來實施。存儲系統110可以用諸如固態驅動器(SSD)、多媒體卡(MMC)、嵌入式MMC(eMMC)、尺寸縮小的MMC(RS-MMC)、微型MMC(micro-MMC)、安全數字(SD)卡、迷你SD、微型SD、通用串行總線(USB)儲存器件、通用閃存(UFS)器件、緊湊型閃存(CF)卡、智能媒體(SM)卡、記憶棒等的各種儲存設備中的任何一種來實施。

存儲系統110的儲存器件可以用諸如動態隨機存取存儲器(DRAM)和靜態隨機存取存儲器(SRAM)的易失性存儲器件或者諸如只讀存儲器(ROM)、掩膜ROM(MROM)、可編程ROM(PROM)、可擦除可編程ROM(EPROM)、電可擦除可編程ROM(EEPROM)、鐵電隨機存取存儲器(FRAM)、相變RAM(PRAM)、磁阻RAM(MRAM)和電阻式RAM(RRAM)的非易失性存儲器件來實現。

存儲系統110可以包括儲存要由主機102訪問的數據的存儲器件150以及可控制在存儲器件150中數據的儲存的控制器130。

控制器130和存儲器件150可以集成到一個半導體器件中。例如，控制器130和存儲器件150可以集成到一個半導體器件中，且配置固態驅動器(SSD)。當存儲系統110用作SSD時，可以明顯提高與存儲系統110電耦接的主機102的操作速度。

控制器130和存儲器件150可以集成到一個半導體器件中且配置存儲卡。控制器130和存儲器件150可以集成到一個半導體器件中且配置諸如個人計算機存儲卡國際協會(PCMCIA)卡、緊湊型閃存(CF)卡、智能媒體(SM)卡(SMC)、記憶棒、多媒體卡(MMC)、RS-MMC、微型MMC、安全數字(SD)卡、迷你SD、微型SD、SDHC、或通用閃存(UFS)器件的存儲卡。

再例如，存儲系統1000可以配置：計算機、超移動PC(UMPC)、工作站、上網本、個人數字助理(PDA)、便攜式計算機、網絡板、平板計算機、無線電話、移動電話、智能電話、電子書、便攜式多媒體播放器(PMP)、便攜式游戲機、導航設備、黑匣子、數字相機、數字多媒體廣播(DMB)播放器、三維(3D)電視、智能電視、數字錄音機、數字音頻播放器、數字圖像記錄儀、數字圖像播放器、數字錄像機、數字視頻播放器、配置數據中心的儲存器、能夠在無線環境下傳送和接收信息的設備、配置家用網絡的各種電子設備之一、配置計算機網絡的各種電子設備之一、配置遠程信息處理網絡的各種電子設備之一、RFID設備或配置計算系統的各種組成元件之一。

存儲系統110的存儲器件150可以在電源中斷時保留儲存的數據，具體地，在寫入操作期間儲存從主機102提供的數據，以及在讀取操作期間將儲存的數據提供給主機102。存儲器件150可以包括多個存儲塊152、154和156。存儲塊152、154和156中的每個可以包括多個頁。每個頁可以包括多個存儲單元，多個字線(WL)電耦接到該多個存儲單元。存儲器件150可以是非易失性存儲器件，例如，快閃存儲器。快閃存儲器可以具有三維(3D)層疊結構。稍后將參照圖2至圖11來詳細地描述存儲器件150的結構和存儲器件150的三維(3D)層疊結構。

存儲系統110的控制器130可以響應于來自主機102的請求來控制存儲器件150。控制器130可以將從存儲器件150讀取的數據提供到主機102，以及將從主機102提供的數據儲存在存儲器件150中。為此，控制器130可以控制存儲器件150的總體操作，諸如讀取操作、寫入操作、編程操作和擦除操作。

具體地，控制器130可以包括主機接口單元132、處理器134、錯誤校正碼(ECC)單元138、電源管理單元(PMU)140、NAND閃存控制器(NFC)142以及存儲器144。

主機接口單元132可以處理從主機102提供的命令和數據，以及可以經由諸如通用串行總線(USB)、多媒體卡(MMC)、外圍部件互聯擴展(PCI-E)、串行附接SCSI(SAS)、串行高級技術附件(SATA)、并行高級技術附件(PATA)、小型計算機系統接口(SCSI)、增強型小型盤接口(ESDI)以及集成驅動電路(IDE)的各種接口協議中的至少一種來與主機102通信。

ECC單元138可以在讀取操作期間檢測并校正從存儲器件150讀取的數據中的錯誤。當錯誤位的數量大于或等于可校正的錯誤位的閾值數量時，ECC單元138不會校正錯誤位，并且可以輸出指示校正錯誤位失敗的錯誤校正失敗信號。

ECC單元138可以基于諸如低密度奇偶檢驗(LDPC)碼、博斯-查德胡里-霍昆格母(Bose-Chaudhuri-Hocquenghem,BCH)碼、渦輪碼、里德-索羅門(Reed-Solomon,RS)碼、卷積碼、遞歸系統碼(RSC)、網格編碼調制(TCM)、塊編碼調制(BCM)等的編碼調制來執行錯誤校正操作。ECC單元130可以包括用于錯誤校正操作的所有電路、系統或器件。

PMU 140可以提供和管理用于控制器130的電源，即，用于控制器130中包括的組成元件的電源。

NFC 142可以用作控制器130與存儲器件150之間的存儲器接口以允許控制器130響應于來自主機102的請求來控制存儲器件150。當存儲器件150是快閃存儲器時，具體地，當存儲器件150是NAND快閃存儲器時，存儲器NFC 142可以產生用于存儲器件150的控制信號以及在處理器134的控制之下處理數據。

存儲器144可以用作存儲系統110和控制器130的工作存儲器，且儲存用于驅動存儲系統110和控制器130的數據。控制器130可以響應于來自主機102的請求來控制存儲器件150。例如，控制器130可以將從存儲器件150讀取的數據提供到主機102以及將從主機102提供的數據儲存在存儲器件150中。當控制器130控制存儲器件150的操作時，存儲器144可以儲存由控制器130和存儲器件150使用的數據以用于諸如讀取操作、寫入操作、編程操作和擦除操作的操作。

存儲器144可以用易失性存儲器來實施。存儲器144可以用靜態隨機存取存儲器(SRAM)或動態隨機存取存儲器(DRAM)來實施。如上所述，存儲器144可以儲存由主機102和存儲器件150使用的數據，以用于讀取操作和寫入操作。為了儲存數據，存儲器144可以包括程序存儲器、數據存儲器、寫入緩沖器、讀取緩沖器、映射緩沖器等。

處理器134可以控制存儲系統110的一般操作，以及響應于來自主機102的寫入請求或讀取請求來控制存儲器件150的寫入操作或讀取操作。處理器134可以驅動稱為閃存轉換層(FTL)的固件來控制存儲系統110的一般操作。處理器134可以用微處理器或中央處理單元(CPU)來實施。

管理單元(未示出)可以包括在處理器134中，且可以執行存儲器件150的壞塊管理。管理單元可以尋找存儲器件150中包括的壞存儲塊(其不滿足進一步使用的條件)，并且對壞存儲塊執行壞塊管理。當存儲器件150是快閃存儲器(例如，NAND快閃存儲器)時，在寫入操作期間(例如，在編程操作期間)，可能由于NAND邏輯功能的特性而發生編程失敗。在壞塊管理期間，編程失敗的存儲塊或壞存儲塊的數據可以編程到新的存儲塊中。此外，因編程失敗而導致的壞塊嚴重降低了具有3D層疊結構的存儲器件150的利用效率和存儲系統100的可靠性，因而需要可靠的壞塊管理。

圖2是圖示圖1所示的存儲器件150的示意圖。

參見圖2，存儲器件150可以包括多個存儲塊，例如，第零塊210至第(N-1)塊240。多個存儲塊210至240中的每個可以包括多個頁，例如，2^M個頁(2^MPAGES)，本發明將不局限于該2^M個頁。多個頁中的每個可以包括多個存儲單元，多個字線電耦接到該多個存儲單元。

此外，存儲器件150可以包括多個存儲塊，根據在每個存儲單元中可以儲存或表達的位的數量而作為單電平單元(SLC)存儲塊和多電平單元(MLC)存儲塊。SLC存儲塊可以包括用每個存儲單元能夠儲存1位數據的存儲單元來實施的多個頁。MLC存儲塊可以包括用每個存儲單元能夠儲存多位數據(例如，兩位或更多位數據)的存儲單元來實施的多個頁。包括用每個存儲單元能夠儲存3位數據的存儲單元來實施的多個頁的MLC存儲塊可以被定義為三電平單元(TLC)存儲塊。

多個存儲塊210至240中的每個可以在寫入操作期間儲存從主機設備102提供的數據，并且可以在讀取操作期間將儲存的數據提供到主機102。

圖3是圖示圖1所示的多個存儲塊152至156中的一個的電路圖。

參見圖3，存儲器件150的存儲塊152可以包括分別電耦接到位線BL0至BLm-1的多個單元串340。每列的單元串340可以包括至少一個漏極選擇晶體管DST和至少一個源極選擇晶體管SST。多個存儲單元或多個存儲單元晶體管MC0至MCn-1可以串聯電耦接在選擇晶體管DST與SST之間。各個存儲單元MC0至MCn-1可以由多電平單元(MLC)來配置，每個多電平單元儲存多位的數據信息。串340可以分別電耦接到對應的位線BL0至BLm-1。作為參考，在圖3中，“DSL”表示漏極選擇線，“SSL”表示源極選擇線，以及“CSL”表示公共源極線。

雖然圖3作為示例示出由NAND快閃存儲單元配置的存儲塊152，但是要注意的是，根據實施例的存儲器件150的存儲塊152不限于NAND快閃存儲器，以及可以實現為NOR快閃存儲器、在其中組合了至少兩種類型的存儲單元的混合快閃存儲器、或控制器被構建在存儲芯片中的一體NAND快閃存儲器(one-NAND flash memory)。半導體器件的操作特性不僅可以應用至在其中電荷儲存層由導電浮柵配置的快閃存儲器件，還可以應用至在其中電荷儲存層由電介質層配置的電荷俘獲閃存(CTF)。

存儲器件150的電壓供應塊310可以提供根據操作模式而要被供應至各個字線的字線電壓(例如，編程電壓、讀取電壓和通過電壓)以及要被供應至塊體(bulk)(例如，在其中形成存儲單元的阱區)的電壓。電壓供應塊310可以在控制電路(未示出)的控制下執行電壓發生操作。電壓供應塊310可以產生多個可變讀取電壓以產生多個讀取數據，在控制電路的控制下選擇存儲單元陣列的存儲塊或扇區中的一個，選擇選中存儲塊的字線中的一個，以及將字線電壓提供至選中字線和未選中字線。

存儲器件150的讀/寫電路320可以由控制電路控制，以及可以根據操作模式而用作感測放大器或寫入驅動器。在驗證/正常讀取操作期間，讀/寫電路320可以用作用于從存儲單元陣列讀取數據的感測放大器。此外，在編程操作期間，讀/寫電路320可以用作根據要被儲存在存儲單元陣列中的數據而驅動位線的寫入驅動器。讀/寫電路320可以在編程操作期間從緩沖器(未示出)接收要被寫入在存儲單元陣列中的數據，以及可以根據輸入的數據來驅動位線。為此，讀/寫電路320可以包括分別與列(或位線)或列對(或位線對)相對應的多個頁緩沖器322、324和326，且多個鎖存器(未示出)可以被包括在頁緩沖器322、324和326中的每個中。

圖4至圖11是圖示圖1所示的存儲器件150的示意圖。

圖4是圖示圖1所示的存儲器件150的多個存儲塊152至156的示例的框圖。

參照圖4，存儲器件150可以包括多個存儲塊BLK0至BLKN-1，且存儲塊BLK0至BLKN-1中的每個可以實現為三維(3D)結構或垂直結構。各個存儲塊BLK0至BLKN-1可以包括沿第一方向至第三方向(例如，x軸方向、y軸方向和z軸方向)延伸的結構。

各個存儲塊BLK0至BLKN-1可以包括沿第二方向延伸的多個NAND串NS。多個NAND串NS可以沿第一方向和第三方向設置。每個NAND串NS可以電耦接至位線BL、至少一個源極選擇線SSL、至少一個接地選擇線GSL、多個字線WL、至少一個虛設字線DWL和公共源極線CSL。即，各個存儲塊BLK0至BLKN-1可以電耦接至多個位線BL、多個源極選擇線SSL、多個接地選擇線GSL、多個字線WL、多個虛設字線DWL和多個公共源極線CSL。

圖5是圖4中所示的多個存儲塊BLK0至BLKN-1中的一個存儲塊BLKi的透視圖。圖6是沿圖5中所示的存儲塊BLKi的線I-I′截取的剖視圖。

參照圖5和圖6，存儲器件150的多個存儲塊之中的存儲塊BLKi可以包括沿第一方向至第三方向延伸的結構。

可以設置有襯底5111。襯底5111可以包括用第一類型雜質摻雜的硅材料。襯底5111可以包括用p型雜質摻雜的硅材料，或者可以是p型阱(例如，口袋型p阱)，并且包括圍繞p型阱的n型阱。雖然假設襯底5111是p型硅，但是要注意的是，襯底5111不局限于是p型硅。

沿第一方向延伸的多個摻雜區5311至5314可以設置在襯底5111之上。多個摻雜區5311至5314可以包含與襯底5111不同的第二類型雜質。多個摻雜區5311至5314可以用n型雜質摻雜。雖然這里假設第一摻雜區5311至第四摻雜區5314是n型，但是要注意的是，第一摻雜區5311至第四摻雜區5314不局限于是n型。

在第一摻雜區5311與第二摻雜區5312之間的襯底5111之上的區域中，沿第一方向延伸的多個電介質材料5112可以沿第二方向順序地設置。電介質材料5112和襯底5111可以沿第二方向彼此分離預定距離。電介質材料5112可以沿第二方向彼此分離預定距離。電介質材料5112可以包括諸如氧化硅的電介質材料。

在第一摻雜區5311與第二摻雜區5312之間的襯底5111之上的區域中，可以設置多個柱體5113，多個柱體5113沿第一方向順序地布置并且沿第二方向穿過電介質材料5112。多個柱體5113可以分別穿過電介質材料5112并且可以與襯底5111電耦接。每個柱體5113可以由多種材料配置。每個柱體5113的表面層5114可以包括用第一類型雜質摻雜的硅材料。每個柱體5113的表面層5114可以包括用與襯底5111相同類型的雜質摻雜的硅材料。雖然這里假設每個柱體5113的表面層5114可以包括p型硅，但是每個柱體5113的表面層5114不局限于是p型硅。

每個柱體5113的內層5115可以由電介質材料形成。每個柱體5113的內層5115可以由諸如氧化硅的電介質材料填充。

在第一摻雜區5311與第二摻雜區5312之間的區域中，電介質層5116可以沿電介質材料5112、柱體5113和襯底5111的暴露表面設置。電介質層5116的厚度可以小于電介質材料5112之間的距離的一半。在其中可以布置除電介質材料5112和電介質層5116之外的材料的區域可以被設置在(i)設置在電介質材料5112的第一電介質材料的底表面之上的電介質層5116與(ii)設置在電介質材料5112的第二電介質材料的頂表面之上的電介質層5116之間。電介質材料5112位于第一電介質材料之下。

在第一摻雜區5311與第二摻雜區5312之間的區域中，導電材料5211至5291可以設置在電介質層5116的暴露表面之上。沿第一方向延伸的導電材料5211可以設置在鄰近于襯底5111的電介質材料5112與襯底5111之間。具體地，沿第一方向延伸的導電材料5211可以設置在(i)布置在襯底5111之上的電介質層5116與(ii)布置在鄰近于襯底5111的電介質材料5112的底表面之上的電介質層5116之間。

沿第一方向延伸的導電材料可以設置在(i)布置在電介質材料5112的一個電介質材料的頂表面之上的電介質層5116與(ii)布置在電介質材料5112的另一電介質材料(其布置在特定電介質材料5112之上)的底表面之上的電介質層5116之間。沿第一方向延伸的導電材料5221至5281可以設置在電介質材料5112之間。沿第一方向延伸的導電材料5291可以設置在最上電介質材料5112之上。沿第一方向延伸的導電材料5211至5291可以是金屬材料。沿第一方向延伸的導電材料5211至5291可以是諸如多晶硅的導電材料。

在第二摻雜區5312與第三摻雜區5313之間的區域中，可以設置與第一摻雜區5311和第二摻雜區5312之間的結構相同的結構。例如，在第二摻雜區5312與第三摻雜區5313之間的區域中，可以設置沿第一方向延伸的多個電介質材料5112、沿第一方向順序地布置且沿第二方向穿過多個電介質材料5112的多個柱體5113、設置在多個電介質材料5112和多個柱體5113的暴露表面之上的電介質層5116以及沿第一方向延伸的多個導電材料5212至5292。

在第三摻雜區5313與第四摻雜區5314之間的區域中，可以設置與第一摻雜區5311和第二摻雜區5312之間的結構相同的結構。例如，在第三摻雜區5313與第四摻雜區5314之間的區域中，可以設置沿第一方向延伸的多個電介質材料5112、沿第一方向順序地布置且沿第二方向穿過多個電介質材料5112的多個柱體5113、設置在多個電介質材料5112和多個柱體5113的暴露表面之上的電介質層5116以及沿第一方向延伸的多個導電材料5213至5293。

漏極5320可以分別設置在多個柱體5113之上。漏極5320可以是用第二類型雜質摻雜的硅材料。漏極5320可以是用n型雜質摻雜的硅材料。雖然為了方便起見假設漏極5320包括n型硅，但是要注意的是，漏極5320不局限于是n型硅。每個漏極5320的寬度可以大于每個對應柱體5113的寬度。每個漏極5320可以以焊盤的形狀設置在每個對應柱體5113的頂表面之上。

沿第三方向延伸的導電材料5331至5333可以設置在漏極5320之上。導電材料5331至5333可以沿第一方向順序地布置。各個導電材料5331至5333可以與對應區域的漏極5320電耦接。漏極5320與沿第三方向延伸的導電材料5331至5333可以通過接觸插塞電耦接。沿第三方向延伸的導電材料5331至5333可以是金屬材料。沿第三方向延伸的導電材料5331至5333可以是諸如多晶硅的導電材料。

在圖5和圖6中，相應的柱體5113可以與電介質層5116以及沿第一方向延伸的導電材料5211至5291、5212至5292和5213至5293一起形成串。相應的柱體5113可以與電介質層5116以及沿第一方向延伸的導電材料5211至5291、5212至5292和5213至5293一起形成NAND串NS。每個NAND串NS可以包括多個晶體管結構TS。

圖7是圖6所示的晶體管結構TS的剖視圖。

參見圖7，在圖6所示的晶體管結構TS中，電介質層5116可以包括第一子電介質層至第三子電介質層5117、5118和5119。

每個柱體5113中的p型硅的表面層5114可以用作本體。鄰近于柱體5113的第一子電介質層5117可以用作隧道電介質層，并且可以包括熱氧化層。

第二子電介質層5118可以用作電荷儲存層。第二子電介質層5118可以用作電荷捕獲層，并且可以包括氮化物層或者諸如氧化鋁層或氧化鉿層等的金屬氧化物層。

鄰近于導電材料5233的第三子電介質層5119可以用作阻擋電介質層。鄰近于沿第一方向延伸的導電材料5233的第三子電介質層5119可以形成為單層或多層。第三子電介質層5119可以是諸如氧化鋁層或氧化鉿層等的高-k電介質層，其具有比第一子電介質層5117和第二子電介質層5118大的介電常數。

導電材料5233可以用作柵極或控制柵極。即，柵極或控制柵極5233、阻擋電介質層5119、電荷儲存層5118、隧道電介質層5117和本體5114可以形成晶體管或存儲單元晶體管結構。例如，第一子電介質層5117至第三子電介質層5119可以形成氧化物-氮化物-氧化物(ONO)結構。在實施例中，為了方便起見，每個柱體5113中的p型硅的表面層5114將被稱為沿第二方向的本體。

存儲塊BLKi可以包括多個柱體5113。即，存儲塊BLKi可以包括多個NAND串NS。具體地，存儲塊BLKi可以包括沿第二方向或垂直于襯底5111的方向延伸的多個NAND串NS。

每個NAND串NS可以包括沿第二方向布置的多個晶體管結構TS。每個NAND串NS的多個晶體管結構TS中的至少一個晶體管結構可以用作源極選擇晶體管SST。每個NAND串NS的多個晶體管結構TS中的至少一個晶體管結構可以用作接地選擇晶體管GST。

柵極或控制柵極可以對應于沿第一方向延伸的導電材料5211至5291、5212至5292和5213至5293。例如，柵極或控制柵極可以沿第一方向延伸并且形成字線和至少兩個選擇線，至少一個源極選擇線SSL和至少一個接地選擇線GSL。

沿第三方向延伸的導電材料5331至5333可以電耦接至NAND串NS的一端。沿第三方向延伸的導電材料5331至5333可以用作位線BL。即，在一個存儲塊BLKi中，多個NAND串NS可以電耦接至一個位線BL。

沿第一方向延伸的第二類型摻雜區5311至5314可以被設置至NAND串NS的另一端。沿第一方向延伸的第二類型摻雜區5311至5314可以用作公共源極線CSL。

即，存儲塊BLKi可以包括沿垂直于襯底5111的方向(例如，第二方向)延伸的多個NAND串NS，并且可以用作在其中多個NAND串NS電耦接至一個位線BL的NAND快閃存儲塊(例如，電荷捕獲型存儲器的NAND快閃存儲塊)。

盡管圖5至圖7示出沿第一方向延伸的導電材料5211至5291、5212至5292以及5213至5293被設置成9層，但是要注意的是，沿第一方向延伸的導電材料5211至5291、5212至5292以及5213至5293不限于設置成9層。例如，沿第一方向延伸的導電材料可以設置成8層、16層或任意多個層。換言之，在一個NAND串NS中，晶體管的數量可以是8、16或更多。

盡管圖5至圖7示出3個NAND串NS電耦接到一個位線BL，但是要注意的是，實施例不局限于具有電耦接到一個位線BL的3個NAND串NS。在存儲塊BLKi中，m個NAND串NS可以電耦接到一個位線BL，m是正整數。根據電耦接到一個位線BL的NAND串NS的數量，還可以控制沿第一方向延伸的導電材料5211至5291、5212至5292以及5213至5293的數量和公共源極線5311至5314的數量。

此外，雖然在圖5至圖7中圖示3個NAND串NS電耦接至沿第一方向延伸的一個導電材料，但是要注意的是，實施例不局限于具有電耦接至沿第一方向延伸的一個導電材料的3個NAND串NS。例如，n個NAND串NS可以電耦接至沿第一方向延伸的一個導電材料，n是正整數。根據電耦接至沿第一方向延伸的一個導電材料的NAND串NS的數量，也可以控制位線5331至5333的數量。

圖8是圖示具有參照圖5至圖7描述的第一結構的存儲塊BLKi的等效電路圖。

參照圖8，在具有第一結構的塊BLKi中，NAND串NS11至NS31可以設置在第一位線BL1與公共源極線CSL之間。第一位線BL1可以對應于圖5和圖6的沿第三方向延伸的導電材料5331。NAND串NS12至NS32可以設置在第二位線BL2與公共源極線CSL之間。第二位線BL2可以對應于圖5和圖6的沿第三方向延伸的導電材料5332。NAND串NS13至NS33可以設置在第三位線BL3與公共源極線CSL之間。第三位線BL3可以對應于圖5和圖6的沿第三方向延伸的導電材料5333。

每個NAND串NS的源極選擇晶體管SST可以電耦接至對應的位線BL。每個NAND串NS的接地選擇晶體管GST可以電耦接至公共源極線CSL。存儲單元MC可以設置在每個NAND串NS的源極選擇晶體管SST與接地選擇晶體管GST之間。

在該示例中，NAND串NS可以以行和列為單位來定義，并且電耦接至一個位線的NAND串NS可以形成一列。電耦接至第一位線BL1的NAND串NS11至NS31可以對應于第一列，電耦接至第二位線BL2的NAND串NS12至NS32可以對應于第二列，以及電耦接至第三位線BL3的NAND串NS13至NS33可以對應于第三列。電耦接至一個源極選擇線SSL的NAND串NS可以形成一行。電耦接至第一源極選擇線SSL1的NAND串NS11至NS13可以形成第一行，電耦接至第二源極選擇線SSL2的NAND串NS21至NS23可以形成第二行，以及電耦接至第三源極選擇線SSL3的NAND串NS31至NS33可以形成第三行。

在每個NAND串NS中，可以定義高度。在每個NAND串NS中，鄰近于接地選擇晶體管GST的存儲單元MC1的高度可以具有值“1”。在每個NAND串NS中，當從襯底5111測量時，存儲單元的高度可以隨存儲單元靠近源極選擇晶體管SST而增大。在每個NAND串NS中，鄰近于源極選擇晶體管SST的存儲單元MC6的高度可以是7。

在同一行中的NAND串NS的源極選擇晶體管SST可以共享源極選擇線SSL。在不同行中的NAND串NS的源極選擇晶體管SST可以分別電耦接至不同的源極選擇線SSL1、SSL2和SSL3。

在同一行中的NAND串NS中的同一高度處的存儲單元可以共享字線WL。即，在同一高度處，電耦接至不同行中的NAND串NS的存儲單元MC的字線WL可以電耦接。在同一行的NAND串NS中的同一高度處的虛設存儲單元DMC可以共享虛設字線DWL。即，在同一高度或同一水平處，電耦接至不同行中的NAND串NS的虛設存儲單元DMC的虛設字線DWL可以電耦接。

位于同一水平或同一高度或同一層處的字線WL或虛設字線DWL可以在其中可以設置有沿第一方向延伸的導電材料5211至5291、5212至5292和5213至5293的層處彼此電耦接。沿第一方向延伸的導電材料5211至5291、5212至5292和5213至5293可以通過接觸共同地電耦接至上層。在上層處，沿第一方向延伸的導電材料5211至5291、5212至5292和5213至5293可以電耦接。在同一行中的NAND串NS的接地選擇晶體管GST可以共享接地選擇線GSL。此外，在不同行中的NAND串NS的接地選擇晶體管GST可以共享接地選擇線GSL。即，NAND串NS11至NS13、NS21至NS23和NS31至NS33可以電耦接至接地選擇線GSL。

公共源極線CSL可以電耦接至NAND串NS。在有源區之上和襯底5111之上，第一摻雜區5311至第四摻雜區5314可以電耦接。第一摻雜區5311至第四摻雜區5314可以通過接觸電耦接至上層，并且在上層處，第一摻雜區5311至第四摻雜區5314可以電耦接。

即，如圖8中所示，同一高度或同一水平處的字線WL可以電耦接。因此，當特定高度處的字線WL被選中時，電耦接至該字線WL的所有NAND串NS可以被選中。在不同行中的NAND串NS可以電耦接至不同的源極選擇線SSL。因此，在電耦接至同一字線WL的NAND串NS之中，通過選擇源極選擇線SSL1至SSL3中的一個，在未選中行中的NAND串NS可以與位線BL1至BL3電隔離。換句話說，通過選擇源極選擇線SSL1至SSL3中的一個，一行NAND串NS可以被選中。此外，通過選擇位線BL1至BL3中的一個，在選中行中的NAND串NS可以以列為單位而被選中。

在每個NAND串NS中，可以設置虛設存儲單元DMC。在圖8中，在每個NAND串NS中，虛設存儲單元DMC可以設置在第三存儲單元MC3與第四存儲單元MC4之間。即，第一存儲單元MC1至第三存儲單元MC3可以設置在虛設存儲單元DMC與接地選擇晶體管GST之間。第四存儲單元MC4至第六存儲單元MC6可以設置在虛設存儲單元DMC與源極選擇晶體管SST之間。每個NAND串NS的存儲單元MC可以被虛設存儲單元DMC劃分為存儲單元組。在劃分的存儲單元組中，鄰近于接地選擇晶體管GST的存儲單元(例如，MC1至MC3)可以被稱為下存儲單元組，而鄰近于源極選擇晶體管SST的存儲單元(例如，MC4至MC6)可以被稱為上存儲單元組。

在下文，將參照圖9至圖11進行詳細描述，圖9至圖11示出根據一個實施例的存儲系統中的用與第一結構不同的三維(3D)非易失性存儲器件實施的存儲器件。

圖9是示意性地圖示用不同于上面參照圖5至圖8描述的第一結構的三維(3D)非易失性存儲器件實施的存儲器件且示出圖4的多個存儲塊中的存儲塊BLKj的透視圖。圖10是圖示沿著圖9的線VII-VII’截取的存儲塊BLKj的剖視圖。

參見圖9和圖10，圖1的存儲器件150的多個存儲塊之中的存儲塊BLKj可以包括沿第一方向至第三方向延伸的結構。

可以設置襯底6311。例如，襯底6311可以包括用第一類型雜質摻雜的硅材料。例如，襯底6311可以包括用p型雜質摻雜的硅材料，或者可以是p型阱(例如，口袋型p阱)，并且包括圍繞p型阱的n型阱。雖然為了方便起見，在實施例中假設襯底6311是p型硅，但是要注意的是，襯底6311不局限于是p型硅。

沿x軸方向和y軸方向延伸的第一導電材料6321至第四導電材料6324設置在襯底6311之上。第一導電材料6321至第四導電材料6324可以沿z軸方向分離預定距離。

沿x軸方向和y軸方向延伸的第五導電材料6325至第八導電材料6328可以設置在襯底6311之上。第五導電材料6325至第八導電材料6328可以沿z軸方向分離預定距離。第五導電材料6325至第八導電材料6328可以沿y軸方向與第一導電材料6321至第四導電材料6324分離。

可以設置有穿過第一導電材料6321至第四導電材料6324的多個下柱體DP。每個下柱體DP沿z軸方向延伸。此外，可以設置有穿過第五導電材料6325至第八導電材料6328的多個上柱體UP。每個上柱體UP沿z軸方向延伸。

下柱體DP和上柱體UP中的每個柱體可以包括內部材料6361、中間層6362和表面層6363。中間層6362可以用作單元晶體管的溝道。表面層6363可以包括阻擋電介質層、電荷儲存層和隧道電介質層。

下柱體DP和上柱體UP可以通過管柵PG電耦接。管柵PG可以布置在襯底6311中。例如，管柵PG可以包括與下柱體DP和上柱體UP相同的材料。

沿x軸方向和y軸方向延伸的第二類型的摻雜材料6312可以設置在下柱體DP之上。例如，第二類型的摻雜材料6312可以包括n型硅材料。第二類型的摻雜材料6312可以用作公共源極線CSL。

漏極6340可以設置在上柱體UP之上。漏極6340可以包括n型硅材料。沿y軸方向延伸的第一上導電材料6351和第二上導電材料6352可以設置在漏極6340之上。

第一上導電材料6351與第二上導電材料6352可以沿x軸方向分離。第一上導電材料6351和第二上導電材料6352可以由金屬形成。第一上導電材料6351和第二上導電材料6352與漏極6340可以通過接觸插塞電耦接。第一上導電材料6351和第二上導電材料6352分別用作第一位線BL1和第二位線BL2。

第一導電材料6321可以用作源極選擇線SSL，第二導電材料6322可以用作第一虛設字線DWL1，以及第三導電材料6323和第四導電材料6324分別用作第一主字線MWL1和第二主字線MWL2。第五導電材料6325和第六導電材料6326分別用作第三主字線MWL3和第四主字線MWL4，第七導電材料6327可以用作第二虛設字線DWL2，以及第八導電材料6328可以用作漏極選擇線DSL。

下柱體DP和鄰近于下柱體DP的第一導電材料6321至第四導電材料6324形成下串。上柱體UP和鄰近于上柱體UP的第五導電材料6325至第八導電材料6328形成上串。下串與上串可以通過管柵PG電耦接。下串的一端可以電耦接至用作公共源極線CSL的第二類型的摻雜材料6312。上串的一端可以通過漏極6340電耦接至對應的位線。一個下串和一個上串形成一個單元串，該單元串電耦接在用作公共源極線CSL的第二類型的摻雜材料6312與用作位線BL的上導電材料層6351和6352中對應的一個之間。

即，下串可以包括源極選擇晶體管SST、第一虛設存儲單元DMC1、第一主存儲單元MMC1和第二主存儲單元MMC2。上串可以包括第三主存儲單元MMC3、第四主存儲單元MMC4、第二虛設存儲單元DMC2以及漏極選擇晶體管DST。

在圖9和圖10中，上串和下串可以形成NAND串NS，且NAND串NS可以包括多個晶體管結構TS。由于以上參照圖7詳細描述了包括在圖9和圖10的NAND串NS中的晶體管結構，因此這里將省略其詳細描述。

圖11是圖示具有如上面參照圖9和圖10描述的第二結構的存儲塊BLKj的等效電路的電路圖。為了方便起見，僅示出了第二結構中的在存儲塊BLKj中形成對的第一串和第二串。

參照圖11，在存儲器件150的多個塊之中的具有第二結構的存儲塊BLKj中，可以以定義多個對的方式來設置單元串，如以上參照圖9和圖10所描述的，每個單元串利用經由管柵PG而電耦接的一個上串和一個下串來實施。

即，在具有第二結構的特定存儲塊BLKj中，例如，沿第一溝道CH1(未示出)層疊的存儲單元CG0至CG31、至少一個源極選擇柵極SSG1和至少一個漏極選擇柵極DSG1可以形成第一串ST1，以及例如，沿第二溝道CH2(未示出)層疊的存儲單元CG0至CG31、至少一個源極選擇柵極SSG2和至少一個漏極選擇柵極DSG2可以形成第二串ST2。

第一串ST1和第二串ST2可以電耦接至同一漏極選擇線DSL和同一源極選擇線SSL。第一串ST1可以電耦接至第一位線BL1，而第二串ST2可以電耦接至第二位線BL2。

雖然在圖11中描述了第一串ST1和第二串ST2電耦接至同一漏極選擇線DSL和同一源極選擇線SSL，但是可以設想第一串ST1和第二串ST2可以電耦接至同一源極選擇線SSL和同一位線BL，第一串ST1可以電耦接至第一漏極選擇線DSL1，以及第二串ST2可以電耦接至第二漏極選擇線DSL2。此外，可以設想第一串ST1和第二串ST2可以電耦接至同一漏極選擇線DSL和同一位線BL，第一串ST1可以電耦接至第一源極選擇線SSL1，以及第二串ST2可以電耦接至第二源極選擇線SSL2。

現在參照圖12A至圖12E，提供根據本發明的實施例的映射操作。更具體地，參見圖12A，可以理解，在此處更詳細地圖示圖1的存儲系統110的存儲器件150的配置。相應地，存儲器件150可以包括多個存儲塊BLK0至BLK4。多個存儲塊BLK0至BLK4中的每個可以包括多個頁，例如，頁PAGE0至PAGE7。出于便利，圖12A示出存儲器件150可以包括5個存儲塊BLK0至BLK4作為多個存儲塊。然而，要注意的是，可以在存儲器件150中包括任何數量的存儲塊。例如，可以在存儲器件150中包括更大數量的存儲塊。

盡管圖12A未示出，但是圖1所示的控制器130可以將存儲器件150中包括的多個存儲塊BLK0至BLK4分類為映射塊P2L BLOCK、空閑塊FREEB以及多個正常塊NORMAL。因此，除了被分類為映射塊和空閑塊的塊之外，所有其余塊可以被分類為正常。控制器可以管理多個存儲塊BLK0至BLK4。根據圖12A所示的實施例，第四塊BLK4可以被選擇作為映射塊P2L BLOCK，然而除了是空閑塊FREEB的第三塊BLK3之外的其余塊(即，塊BLK0至BLK2)可以被分類為正常塊NORMAL。控制器130在多個存儲塊BLK0至BLK4之中選擇一個塊BLK4作為映射塊P2L BLOCK的此例子是一個示例。要注意的是，可以選擇兩個或更多個塊作為映射塊P2L BLOCK。

映射塊P2L BLOCK中包括的多個頁PAGE0至PAGE7……中的一些可以儲存與正常塊NORMAL相對應的地址信息ADD_INFO_BLK0至ADD_INFO_BLK2。即，映射塊P2L BLOCK的第零頁PAGE0可以儲存用于指示正常塊BLK0至BLK3的第零塊BLK0的第零地址信息ADD_INFO_BLK0。同樣地，映射塊P2L BLOCK的第一頁PAGE1可以儲存用于指示正常塊BLK0至BLK3的第一塊BLK1的第一地址信息ADD_INFO_BLK1，以及映射塊P2L BLOCK的第二頁PAGE2可以儲存用于指示正常塊BLK0至BLK3的第二塊BLK2的第二地址信息ADD_INFO_BLK2。

映射塊P2L BLOCK的其它頁PAGE3至PAGE7……可以是空閑頁FREE。這可以是因為，假設存儲器件150中包括的多個存儲塊總共是5個塊BLK0至BLK4，且在它們之中，除了映射塊P2L BLOCK和空閑塊FREEB之外的三個塊BLK0至BLK2是正常塊NORMAL。換言之，每個正常塊的地址信息可以儲存在映射塊P2L BLOCK的單個頁中。因此，例如，如果存儲器件的n個塊是正常塊，則可以采用映射塊P2L BLOCK的n個頁來儲存對應n個正常塊的地址信息，其中n可以是0或正整數。

地址信息ADD_INFO_BLK0至ADD_INFO_BLK2可以是用于將物理塊地址(未示出)和物理頁地址(未示出)與主機102中使用的邏輯地址(未示出)映射的信息。物理塊地址可以表示用于分別選擇被分類為正常塊NORMAL的第零塊BLK0至第二塊BLK2的地址。另外，物理頁地址可以表示用于選擇被分類為正常塊NORMAL的第零塊BLK0至第二塊BLK2中的每個中包括的有效頁VALID的地址。

例如，儲存在第四塊BLK4(映射表P2L)的第零頁PAGE0中的第零地址信息ADD_INFO_BLK0可以包括用于從正常塊NORMAL中選擇第零塊BLK0的物理塊地址和用于選擇第零塊BLK0中包括的第零頁PAGE0(有效)的物理頁地址。另外，儲存在第四塊BLK4(映射表P2L)的第一頁PAGE1中的第一地址信息ADD_INFO_BLK1可以包括用于從正常塊NORMAL中選擇第一塊BLK1的物理塊地址和用于選擇第一塊BLK1中包括的第一頁PAGE1(有效)的物理頁地址。另外，儲存在第四塊BLK4(映射表P2L)的第二頁PAGE2中的第二地址信息ADD_INFO_BLK2可以包括用于從正常塊NORMAL中選擇第二塊BLK2的物理塊地址以及用于分別選擇第二塊BLK2中包括的第零頁PAGE0(有效)和第一頁PAGE1(有效)的兩個物理頁地址。

以此方式，參照儲存在映射塊P2L BLOCK中包括的第零頁PAGE0至第二頁PAGE0至PAGE2中的第零地址信息ADD_INFO_BLK0至第二地址信息ADD_INFO_BLK2，允許分別選擇正常塊NORMAL的第零塊BLK0至第二塊BLK2，以及允許選擇第零塊BLK0至第二塊BLK2中分別包括的多個頁PAGE0、PAGE1……。換言之，儲存在映射塊的頁中的地址信息可以允許選擇每個正常塊中的多個頁中的每個。

現在參見圖12B，根據本發明的一個實施例提供一種儲存在映射塊中的地址信息的更新方法。更具體地，提供一種儲存在存儲器件150的映射塊P2L BLOCK中的地址信息ADD_INFO_BLK0至ADD_INFO_BLK2的更新方法。

如參照圖1描述的，存儲器件150可以是非易失性存儲器件，因此，可以對映射塊P2L BLOCK中包括的多個頁PAGE0、PAGE1……中的每個進行讀取/寫入操作。然而，可以不以頁單位級執行擦除操作，且可以僅以塊單位級執行擦除操作。

在圖12B所示的示例中，當儲存在正常塊NORMAL中包括的第零塊BLK0至第二塊BLK2的任何一個中的數據的狀態被更新時，還應當更新與更新目標中的正常塊相對應的地址信息ADD_INFO_BLK0至ADD_INFO_BLK2。

例如，如圖12B所示，由于應當改變儲存在第二塊BLK2的第零頁PAGE0中的有效數據VALID的值，因此可以執行操作以用于將有效數據VALID無效為無效數據INVALID(1212)以及用于將改變的數據重寫入第三塊BLK3(空閑塊FREEB)的第零頁PAGE0(空閑頁FREE)中(1214)。即，能夠理解的是，可以更新儲存在所有的第二塊BLK2和第三塊BLK3中的數據的狀態。尤其地，可以理解，第三塊BLK3(空閑塊FREEB)可以被首次增加至正常塊NORMAL(1216)。

相應地，在更新之前儲存在映射塊P2L BLOCK的第二頁PAGE2中的與第二塊BLK2相對應的第二地址信息ADD_INFO_BLK2可以是有效的(1218)，且在更新之后與第二塊BLK2相對應的新的第二地址信息ADD_INFO_BLK2可以儲存在映射塊P2L BLOCK中的處于空閑頁FREE狀態的第三頁PAGE3中(1220)。

然后，由于新的數據儲存在第三塊BLK3的第零頁PAGE0中，因此為空閑塊FREEB的第三塊BLK3現在被分類為正常塊NORMAL。另外，與第三塊BLK3相對應的第三地址信息ADD_INFO_BLK3可以儲存在映射塊P2L BLOCK中的處于空閑頁FREE狀態的第四頁PAGE4中(1222)。

如上所述，由于非易失存儲器件150的操作特性，因此對儲存在映射塊P2L BLOCK中包括的多個頁PAGE0、PAGE1等中的地址信息ADD_INFO_BLK0至ADD_INFO_BLK2中的每個的獨立擦除操作是不可能的。然而，可以執行用于將有效值無效的操作。

相應地，與對正常塊NORMAL執行的垃圾收集操作相似，可以對映射塊P2L BLOCK執行垃圾收集操作。例如，參照圖12B，與對正常塊NORMAL執行垃圾收集操作的情況相似，當儲存在正常塊NORMAL中的數據更新且儲存在映射塊P2L BLOCK中的地址信息ADD_INFO_BLK0至ADD_INFO_BLK2的無效地址信息的數量增加時，還可以在合適的時間點對映射塊P2L BLOCK執行垃圾收集操作。即，可以使用用于對正常塊執行垃圾收集操作的相同準則來對映射塊執行垃圾收集操作。

然而，針對正常塊NORMAL的垃圾收集操作與針對映射塊P2L BLOCK的垃圾收集操作之間存在差異。在針對正常塊NORMAL的垃圾收集操作中，可以從多個塊收集儲存在有效頁VALID中的數據，并將其儲存在一個空閑塊FREEB中。在針對正常塊的垃圾收集操作期間可從其收集數據的塊的數量可以等于或小于預設數量。

在針對映射塊P2L BLOCK的垃圾收集操作中，空閑塊FREEB可以設置為新的映射塊P2L BLOCK且然后可以僅將被選擇作為犧牲塊的映射塊P2L BLOCK的有效地址信息復制到新的映射塊P2L BLOCK中。例如，儲存在映射塊P2L BLOCK中的有效地址信息可以僅移動到經由垃圾收集操作而新指定的映射塊P2L BLOCK，且不能移動到針對正常塊NORMAL的垃圾收集操作而產生的其它塊。另外，應當理解，在正常塊NORMAL的垃圾收集操作中移動的有效頁VALID的數據不能移動到針對映射塊P2L BLOCK的垃圾收集操作而新指定的映射塊P2L BLOCK。

同時，可能出現儲存在映射塊P2L BLOCK中的地址信息ADD_INFO_BLK0至ADD_INFO_BLK2中的一些實質上且持續地保持有效值的情況，但是其值實際上不具有任何意義。在第一種情況中，用于更新儲存在特定正常塊中的數據的操作可以包括將對應的特定塊的所有頁無效。即，作為通過更新儲存在特定塊中的數據而獲得的結果，當對應的特定塊中包括的所有頁被無效時，在對對應的特定塊執行垃圾收集操作、對應的特定塊被改變為空閑塊FREEB以及新數據被寫入之前，可以不必訪問對應的特定塊。然而，當更新儲存在特定塊中的數據時，以有效狀態儲存的映射塊P2L BLOCK的地址信息實質上且持續地保持有效狀態。

第二種情況是在包括一些有效數據的特定正常塊NORMAL經由垃圾收集操作被改變為空閑塊FREEB且然后再次寫入新數據之前的操作。即，在對特定正常塊執行垃圾收集操作、特定正常塊被改變為空閑塊FREEB以及將新數據重寫到對應的特定塊中之前，不必訪問特定正常塊。然而，在對特定塊執行垃圾收集操作之前，映射塊P2L BLOCK中的針對對應特定塊的以有效狀態儲存的地址信息實質上且持續地保持有效狀態。

如上所述，盡管儲存在映射塊P2L BLOCK中的一些地址信息實質上并未使用，但是由于在對映射塊P2L BLOCK執行垃圾收集操作時實質上且持續地保持有效狀態的不必要的有效地址信息被確定為持續有效，因此它被復制到空閑塊FREEB中。由于這對應于用于將未使用的不必要的有效地址信息復制到其它塊中的操作，因此它被視為非常低效的操作。

就這點而言，根據本發明的一個實施例的存儲系統110可以經由圖12C和圖12D所示的操作來防止映射塊P2L BLOCK中不必要的地址信息保持有效狀態。具體地，操作包括搜索不包括任何有效頁VALID的正常塊NORMAL以及將映射塊P2L BLOCK的儲存與搜索到的塊相對應的地址信息的頁無效。

參見圖12C，可以理解的是，從正常塊NORMAL中包括的第零塊BLK0至第三塊BLK3搜索不包括任何有效頁VALID的塊以及將映射塊P2L BLOCK的儲存與搜索到的塊相對應的地址信息的頁無效的操作已經開始。

例如，如圖12C所示，可以假設，在正常塊NORMAL中包括的第零塊BLK0至第三塊BLK3之中，第零塊BLK0中包括的多個頁PAGE0、PAGE1……都是無效頁INVALID，且在第一塊BLK1至第三塊BLK3中包括的多個頁PAGE0、PAGE1……中存在一個或更多個有效頁VALID。相應地，當在正常塊NORMAL中包括的第零塊BLK0至第三塊BLK3之中搜索不包括任何有效頁VALID的塊時，第零塊BLK0可以被確定是這種塊。

作為搜索的結果，映射塊P2L BLOCK(BLK4)的與確定為不包括任何有效頁VALID的第零塊BLK0相對應的第零地址信息ADD_INFO_BLK0可以被無效(1230)。

用于搜索每個正常塊NORMAL是否可能不包括任何有效頁VALID的操作可以是用于確認每個正常塊NORMAL的有效頁VALID的計數信息的簡單操作。然而，這種搜索操作可以影響在控制器130與存儲器件150之間執行的正常操作，諸如讀取操作、寫入操作和/或擦除操作。相應地，在本發明的一個實施例中，當存儲器件150不處于忙碌狀態時，可以以預設的規則時間間隔重復用于搜索每個正常塊NORMAL是否可能不包括任何有效頁VALID的操作。

參見圖12D，可以理解的是，用于將映射塊P2L BLOCK的頁(其儲存與正常塊NORMAL之中的經由垃圾收集操作而被選擇為犧牲塊VICTIM且然后改變為空閑塊FREEB的塊相對應的地址信息)無效的操作已經開始。

例如，如圖12D所示，在正常塊NORMAL中包括的第零塊BLK0至第三塊BLK3之中，第二塊BLK2可以經由垃圾收集操作而被選擇為犧牲塊VICTIM以及被改變為空閑塊FREEB。相應地，映射塊P2L BLOCK的儲存與被改變為空閑塊FREEB的第二塊BLK2相對應的第二地址信息ADD_INFO_BLK2的第二頁PAGE2被無效(1240)。

如上所述，用于將映射塊P2L BLOCK的頁(其儲存與正常塊NORMAL中的根據垃圾收集操作而被改變為空閑塊FREEB的塊相對應的地址信息)無效的操作可以被包括作為垃圾收集操作的最終操作且可以隨后執行。

參見圖12E，可以理解的是，用于在正常塊NORMAL之中確認具有要更新的地址信息的塊是否可能包括有效頁VALID以及將映射塊P2L BLOCK的儲存與確認為不包括任何有效頁VALID的塊相對應的地址信息的頁無效的操作已經開始。

例如，在正常塊NORMAL中包括的第零塊BLK0至第三塊BLK3之中，第二塊BLK2和第三塊BLK3是它們自己的地址信息ADD_INFO_BLK2和ADD_INFO_BLK3要被更新的塊。即，由于在第二塊BLK2中第三頁PAGE3從有效頁VALID改變為無效頁INVALID，以及在第三塊BLK3中第零頁PAGE0從有效頁VALID改變為無效頁INVALID，因此儲存在映射塊P2L BLOCK中的與第二塊BLK2相對應的第二地址信息ADD_INFO_BLK2和儲存在映射塊P2L BLOCK中的與第三塊BLK3相對應的第三地址信息ADD_INFO_BLK3應當被更新。

如上所述，由于第二塊BLK2和第三塊BLK3是它們自己的地址信息ADD_INFO_BLK2和ADD_INFO_BLK3要被更新的塊，因此確認在第二塊BLK2中包括的多個頁PAGE0、PAGE1……中是否包括有效頁VALID以及在第三塊BLK3中包括的多個頁PAGE0、PAGE1……中是否包括有效頁VALID。作為確認的結果，可以理解的是，在第二塊BLK2中包括有效頁VALID，而在第三塊BLK3中不包括有效頁VALID。

相應地，雖然與包括有效頁VALID的第二塊BLK2相對應的第二地址信息ADD_INFO_BLK2在更新之前已經儲存在映射塊P2L BLOCK的第二頁PAGE2中，但是在更新之后其與映射塊P2L BLOCK的第二頁PAGE2的無效同步地移動到且儲存在第四頁PAGE4中。

同時，雖然與不包括任何有效頁VALID的第三塊BLK3相對應的第三地址信息ADD_INFO_BLK3在更新之前已經儲存在映射塊P2L BLOCK的第三頁PAGE3中，但是在更新之后其不儲存在映射塊P2L BLOCK中，因為映射塊P2L BLOCK的第三頁PAGE3被無效(1250)。

圖13是圖示根據本發明的一個實施例的圖12A至圖12E所示的存儲系統中的映射塊的管理操作的流程圖。

參見圖12A至圖12E以及圖13，根據本發明的一個實施例的存儲系統可以將存儲器件150中包括的多個存儲塊BLK0至BLK4分類為映射塊P2L BLOCK、空閑塊FREEB以及正常塊NORMAL(S10)。因此，除了映射塊P2L BLOCK和空閑塊FREEB之外的所有塊被分類為正常塊。例如，第四塊BLK4被分類為映射塊P2L BLOCK，以及第零塊BLK0至第三塊BLK3被分類為正常塊NORMAL。

接著，在映射塊P2L BLOCK中包括的相應的多個頁PAGE0、PAGE1……中儲存與每個正常塊NORMAL相對應的地址信息(S20)。例如，分別對應于第零塊BLK0至第三塊BLK3的第零地址信息ADD_INFO_BLK0至第三地址信息ADD_INFO_BLK3被分別儲存在映射塊P2L BLOCK中包括的第零頁PAGE0至第三頁PAGE3中。

然后，在正常塊NORMAL之中搜索不包括任何有效頁VALID的塊，以及可以將映射塊P2L BLOCK的儲存與搜索到的塊相對應的地址信息的頁無效(S30)。

如上所述，用于在正常塊NORMAL之中搜索不包括任何有效頁VALID的塊以及將映射塊P2L BLOCK的與搜索到的塊相對應的頁無效的操作(S30)可以包括以下操作。

可能有必要執行用于決定執行操作(S302)的條件的操作，操作(S302)用于確認在正常塊NORMAL中存在不包括任何有效頁VALID的塊。

即，可能有必要執行用于確認非易失性存儲器件150是否處于忙碌狀態的操作(S301)。另外，可能有必要執行用于決定操作(S302)執行的頻率的操作(S303)，操作(S302)用于確認每個正常塊NORMAL是否可能包括有效頁VALID。

這可以是因為，用于確認每個正常塊NORMAL是否可能不包括任何有效頁VALID的操作(S302)可以是用于確認每個正常塊NORMAL的有效頁VALID的計數信息的簡單操作。然而，這種操作可能對在控制器130與存儲器件150之間執行的正常操作(諸如讀取操作、寫入操作和/或擦除操作)有影響。

針對這種操作，如流程圖所示，用于確認非易失性存儲器件150是否處于忙碌狀態的操作(S301)可以允許以預設時間間隔重復(S303)。在這種狀態下，作為用于確認非易失性存儲器件150是否處于忙碌狀態的操作(S301)的結果，可以選擇性地執行用于在正常塊NORMAL之中搜索不包括任何有效頁VALID的塊的操作(S302)。

例如，當非易失性存儲器件150不處在忙碌狀態時，用于在正常塊NORMAL之中搜索不包括任何有效頁VALID的塊的操作(S301、S302和S303)可以以預設時間間隔重復。結果，當在正常塊NORMAL中存在不包括任何有效頁VALID的塊時，可以執行用于將映射塊P2L BLOCK的儲存與不包括任何有效頁VALID的對應塊相對應的地址信息的頁無效的操作(S361)。

另外，可能有必要執行用于確認在正常塊NORMAL中是否存在在垃圾收集操作中被選擇為犧牲塊VICTM且然后被改變為空閑塊FREEB的塊的操作(S321)。這可以是因為，在垃圾收集操作中被選擇為犧牲塊VICTM且被改變為空閑塊FREEB的正常塊的情況下，可能不必在寫入新數據之前訪問新改變為空閑塊FREEB的塊。

在這種情況下，由于每當執行垃圾收集操作時，應當執行將正常塊NORMAL之中的被選擇作為垃圾收集操作中要使用的犧牲塊VICTM的塊改變為空閑塊FREEB的操作(S321)，因此可以不存在單獨的操作進入條件。

簡言之，在執行將正常塊NORMAL之中的被選擇作為垃圾收集操作中要使用的犧牲塊VICTM的塊改變為空閑塊FREEB的操作(S321)的情況下，可以執行用于將映射塊P2L BLOCK的儲存與從犧牲塊VICTM改變為空閑塊FREEB的塊相對應的地址信息的頁無效的操作(S361)。

另外，在用于確認在正常塊NORMAL中是否存在其自身的地址信息要被更新的塊的操作(S341)之后，可能有必要執行用于確認在確認的塊中是否存在有效頁VALID的操作(S342)。

這可以是因為，當在正常塊NORMAL中存在不具有有效頁VALID且更新其要被更新的自身地址信息的塊時，可能不必在對對應塊執行垃圾收集操作、對應塊被改變為空閑塊FREEB以及寫入新數據之前訪問對應塊。

在這種情況下，由于每當在正常塊NORMAL之中產生其地址信息被更新的塊時，就應當執行用于確認正常塊NORMAL之中的不具有有效頁VALID且更新其要被更新的自身地址信息的塊的操作(S321)，因此不存在單獨的操作進入條件。

例如，作為通過執行用于確認在正常塊NORMAL之中的其自身的地址信息要被更新的塊中是否包括有效頁VALID的操作(S341和S342)而獲得的結果，當在地址信息被更新之后，塊被確認為不包括任何有效頁VALID時，可以執行用于將映射塊P2L BLOCK的儲存與對應塊相對應的地址信息的頁無效的操作(S361)。

盡管出于說明的目的描述了各種實施例，但是對于本領域技術人員將明顯的是，在不脫離所附權利要求所限定的本發明的精神和范圍的情況下，可以進行各種變化和修改。