存儲介質之間的時間約束型數據復制的制作方法

本申請要求于2014年6月18日提交的題為“DATA STREAMING BETWEEN A MASTER AND PLURAL SLAVE DEVICES(主設備與多個從設備之間的數據流送)”的美國專利申請S/N.62/013,723的優先權，該美國專利申請通過援引全部納入于此。

本申請還要求于2015年5月27日提交的題為“TIME-CONSTRAINED DATA COPYING BETWEEN STORAGE MEDIA(存儲介質之間的時間約束型數據復制)”的美國專利申請S/N.14/722,291的優先權，該美國專利申請通過援引全部納入于此。

背景

I.公開領域

本公開的技術一般涉及支持移動通信設備中的數據復制。

II.

背景技術：

移動通信設備在當前社會已變得越來越普遍。這些移動通信設備的盛行部分地是通過目前在此類設備上實現的許多功能來推動的。此類設備中增加的處理能力意味著移動通信設備已經從單純的通信工具演進至復雜的移動娛樂中心，從而實現增強的用戶體驗。

移動通信設備通常包括話筒以及揚聲器。移動通信設備中所使用的話筒和揚聲器通常具有模擬接口，其需要在每對設備之間的專用雙線連接。因為移動通信設備能夠支持多個音頻設備，所以可能希望允許移動通信設備中的微處理器或其他控制設備通過共用通信總線同時向多個音頻設備傳達音頻數據。

在這方面，聯盟已經開發出用于移動通信設備(“主設備”)的SoundWire^SM(SoundWire)通信協議，以經由一個或多個SoundWire從數據端口向一個或多個音頻設備(“(諸)從設備”)分發數字音頻流。有時，當從數據端口正從主設備接收數字音頻流時，重新配置從數據端口以改進有效載荷傳輸控制和采樣操作可能是必要的。因此，優化從數據端口的重新配置以獲得改善的用戶體驗是合乎期望的。

公開概述

詳細描述中公開的諸方面包括存儲介質之間的時間約束型數據復制。當電子設備參與實時操作時，在某個時間約束內可能需要將多個數據塊從一個存儲介質復制到另一存儲介質。例如，當聯盟SoundWire^SM(SoundWire)數據端口正接收數字音頻流時，可將操作控制數據從有源寄存器組復制到無源寄存器組以在一個SoundWire幀歷時內重新配置SoundWire數據端口。在這方面，數據端口由第一寄存器組的多個寄存器可操作地控制。在時間限制內將多個寄存器從第一寄存器組復制到第二寄存器組，并且同時數據端口仍處于正被復制的多個寄存器的控制之下。通過在該時間限制內復制多個寄存器，可能防止數據端口中的操作中斷并減少與寄存器復制操作相關聯的帶寬開銷。

就此而言，在一個方面，提供了一種數據端口。該數據端口包括第一寄存器組，其包括多個第一寄存器。該第一寄存器組被配置成用作有源寄存器組以控制數據端口的當前操作。該數據端口還包括第二寄存器組，其包括多個第二寄存器。該第二寄存器組被配置成用作無源寄存器組以控制數據端口的將來操作。該數據端口還包括耦合至第一寄存器組和第二寄存器組的控制邏輯。該控制邏輯被配置成在時間限制內并且在不中斷該數據端口的當前操作的情況下，將第一寄存器組的多個第一寄存器復制到第二寄存器組的多個第二寄存器。

在另一方面，提供了一種用于將數據端口從當前操作切換至將來操作的方法。該方法包括在數據端口中將被配置成控制當前操作的第一寄存器組的多個第一寄存器復制到被配置成控制將來操作的第二寄存器組的多個第二寄存器。該方法還包括在將第一寄存器組的多個第一寄存器復制到第二寄存器組的多個第二寄存器后，通過反轉第一寄存器組和第二寄存器組來將數據端口從當前操作切換至將來操作。

在另一方面，提供了一種電子設備。該電子設備包括多個數據端口。該多個數據端口中的每個數據端口包括相應的第一寄存器組，其包括多個第一寄存器。該相應的第一寄存器組被配置成用作相應的有源寄存器組以控制數據端口的當前操作。該多個數據端口中的每個數據端口還包括相應的第二寄存器組，其包括多個第二寄存器。該相應的第二寄存器組被配置成用作相應的無源寄存器組以控制數據端口的將來操作。多個數據端口中的每個數據端口還包括耦合至相應的第一寄存器組和相應的第二寄存器組的相應的控制邏輯。該相應的控制邏輯被配置成在時間限制內且在不中斷該數據端口的當前操作的情況下，將相應的第一寄存器組的多個第一寄存器復制到相應的第二寄存器組的多個第二寄存器。該電子設備還包括控制系統，其被配置成基于至少一個控制寄存器來控制多個數據端口。

在另一方面，提供了一種數據接口。該數據接口包括多個數據存儲介質。多個數據存儲介質中的每個數據存儲介質包括多個相應的數據塊。該數據接口還包括控制邏輯。該控制邏輯被配置成在多個數據存儲介質中選擇第一數據存儲介質和第二數據存儲介質。第一數據存儲介質是用于控制數據接口的當前操作的有源數據存儲介質。第二數據存儲介質是用于控制數據接口的將來操作的無源數據存儲介質。控制邏輯還被配置成在預定的時間限制內將第一數據存儲介質的多個相應數據塊復制到第二數據存儲介質的多個相應數據塊。控制邏輯還被配置成通過反轉第一數據存儲介質和第二數據存儲介質將數據接口切換至將來操作。

附圖簡述

圖1是根據2015年1月21日發布的聯盟SoundWire規范版本1.0的示例性常規聯盟SoundWire^SM(SoundWire)系統拓撲的示意圖；

圖2是SoundWire從設備的示例性常規結構的示意圖；

圖3是與根據SoundWire規范版本1.0將圖2的SoundWire從設備中的數據接口從當前操作切換至將來操作相關聯的示例性時間線的標繪；

圖4是示例性SoundWire從設備的示意圖，該SoundWire從設備被重新配置并且從當前操作切換至將來操作時支持時間約束型寄存器組復制；

圖5是與圖4的SoundWire從設備中的數據端口從當前操作到將來操作的時間約束型切換相關聯的示例性時間線的標繪；

圖6是圖4的SoundWire從設備所采用的用于在時間限制內將數據端口從當前操作切換至將來操作的示例性操作切換過程的流程圖；

圖7是圖4中被配置成基于控制信號和存儲體選擇信號來切換第一寄存器組和第二寄存器組的數據端口的示例性示意圖；

圖8是被配置成支持選自多個數據存儲介質的兩個數據存儲介質之間的時間約束型數據復制的示例性數據接口的示意圖；以及

圖9是可采用圖7的數據端口和圖8的數據接口的示例性的基于處理器的系統的框圖。

詳細描述

現在參照附圖，描述了本公開的若干示例性方面。措辭“示例性”在本文中用于表示“用作示例、實例或解說”。本文中描述為“示例性”的任何方面不必被解釋為優于或勝過其他方面。

在詳細描述中公開的諸方面包括存儲介質之間的時間約束型數據復制。當電子設備參與實時操作時，在某個時間限制內可能需要將多個數據塊從一個存儲介質復制到另一存儲介質。例如，當聯盟SoundWire^SM(SoundWire)數據端口正接收數字音頻流時，可將操作控制數據從有源寄存器組復制到無源寄存器組，以在一個SoundWire幀歷時內重新配置SoundWire數據端口。在這方面，數據端口由第一寄存器組的多個寄存器可操作地控制。該多個寄存器在時間限制內被從第一寄存器組復制到第二寄存器組，而數據端口仍處于正被復制的多個寄存器的控制之下。通過在該時間限制內復制多個寄存器，有可能防止數據端口處的操作中斷并減少與寄存器復制操作相關聯的帶寬開銷。

在討論包括本公開的具體方面的存儲介質之間的時間約束型數據復制的示例性方面之前，首先在圖1-3中提供由常規SoundWire數據端口執行的寄存器組復制操作以及相關方面的簡要概述。下面參照圖4開始討論存儲介質之間的時間約束型數據復制的具體示例性方面的討論。

在這方面，圖1是根據2015年1月21日發布的聯盟SoundWire規范版本1.0的示例性SoundWire系統拓撲100的示意圖，其通過援引納入于此。SoundWire系統拓撲100包括主設備102和多個從設備104(1)-104(M)。根據SoundWire規范版本1.0，主設備102可支持多達十一(11)個從設備。然而，主設備102在將來的SoundWire規范中支持多于11個從設備是可能的。主設備102提供數據接口106和時鐘接口108。多個從設備104(1)-104(M)包括多個相應的從數據接口110(1)-110(M)和多個相應的從時鐘接口112(1)-112(M)。主設備102從時鐘接口108向多個從時鐘接口112(1)-112(M)提供多個相應的時鐘信號114(1)-114(M)。主設備102還在數據接口106與多個從數據接口110(1)-110(M)之間傳達多個相應的數據信號116(1)-116(M)。多個數據信號116(1)-116(M)中的每個數據信號包括與多個從設備104(1)-104(M)中相應的從設備相關聯的控制信息和多路復用有效載荷流。

為進一步解說多個從設備104(1)-104(M)的內部結構，接下來討論作為非限制性示例的從設備104(X)。在這方面，圖2是從設備104(X)的示例性常規結構200的示意圖。

參照圖2，經由內部SoundWire總線204向多個數據端口202(1)-202(N)提供經由從數據接口110(X)接收到的數據信號116(X)。多個數據端口202(1)-202(N)對應于多個相應的SoundWire信道206(1)-206(N)。在非限制性示例中，多個SoundWire信道206(1)-206(N)可以是音頻信道。數據信號116(X)被解復用以生成控制信號208和對應于多個數據端口202(1)-202(N)的多個相應的SoundWire有效載荷流210(1)-210(N)。在這方面，多個數據端口202(1)-202(N)可以是多個SoundWire有效載荷流210(1)-210(N)的阱。

繼續參照圖2，多個數據端口202(1)-202(N)由多個相應的寄存器集212(1)-212(N)控制。在非限制性示例中，根據SoundWire規范，多個寄存器集212(1)-212(N)中的每個寄存器集占據始于十六進制地址0x0000并結束于十六進制地址0x003F的相應六十四字節(64字節)的地址空間。多個寄存器集212(1)-212(N)被分成多個相應的數據端口(DP)寄存器214(1)-214(N)(有時被稱為非成組寄存器)、多個相應的第一寄存器組216(1)-216(N)以及多個相應的第二寄存器組218(1)-218(N)。為方便參照和解說，這里討論數據端口202(Y)作為非限制性示例。

繼續參照圖2，寄存器集212(Y)控制去往數據端口202(Y)的有效載荷傳輸。具體地，DP寄存器214(Y)包含數據端口202(Y)的靜態配置，該靜態配置在數據端口202(Y)正接收SoundWire有效載荷流210(Y)時通常不變。相反，在第一寄存器組216(Y)和第二寄存器組218(Y)中復制數據端口202(Y)的動態配置，以促成數據端口202(Y)中的無縫操作變化，該動態配置在接收SoundWire有效載荷流210(Y)時可能發生變化。在這方面，在任何給定的時間，一個寄存器組(例如，第一寄存器組216(Y))被控制系統220選擇以用作有源寄存器組從而控制數據端口202(Y)的操作(當前操作)，而另一寄存器組(例如，第二寄存器組218(Y))用作無源寄存器組并保持離線。當圖1的主設備102需要針對與數據端口202(Y)的當前操作不同的將來操作重配置數據端口202(Y)時，控制系統220將數據端口202(Y)的動態配置從有源寄存器組(第一寄存器組216(Y))復制到無源寄存器組(第二寄存器組218(Y))，并且隨后在該無源寄存器組中做必要的更新。這是更新數據端口202(Y)的動態配置的有效辦法，尤其是在數據端口202(Y)繼續接收SoundWire有效載荷流210(Y)時。一旦無源寄存器組中的更新完成，控制系統220就將無源寄存器組和有源寄存器組反轉以使無源寄存器組(包含數據端口202(Y)的經更新動態配置)在線從而控制數據端口202(Y)的將來操作。結果，第二寄存器組218(Y)變為有源寄存器組，而第一寄存器組216(Y)變為無源寄存器組并保持離線。

繼續參照圖2，數據端口202(Y)的第一寄存器組216(Y)和第二寄存器組218(Y)分別包括多個第一寄存器222(1)-222(Q)和多個第二寄存器224(1)-224(Q)。在這方面，當控制系統220將數據端口202(Y)的動態配置從有源寄存器組復制到無源寄存器組時，多個第一寄存器222(1)-222(Q)按順序復制到第二寄存器224(1)-224(Q)。如接下來在圖3中所解說的，按順序復制多個第一寄存器222(1)-222(Q)可妨礙數據端口220被及時更新。

在這方面，圖3是與根據SoundWire規范版本1.0的將圖2中的數據端口202(Y)從當前操作切換至將來操作相關聯的示例性時間線300的標繪。圖2的元件結合圖3被引用，并且在此不再重復描述。

參照圖3，根據SoundWire規范版本1.0，將一個寄存器從有源寄存器組復制到無源寄存器組花費SoundWire幀(例如，SoundWire寫幀)的一個歷時。在這方面，如時間線300中所解說的，第一寄存器222(1)在第一SoundWire幀F₁期間被復制到第二寄存器224(1)，第一寄存器222(2)在第二SoundWire幀F₂期間被復制到第二寄存器224(2)中，等等。在這方面，將多個第一寄存器222(1)-222(Q)復制到多個相應的第二寄存器224(1)-224(Q)將花費多個SoundWire幀F₁-F_Q。如果多個SoundWire幀F₁-F_Q中的每個幀具有幀歷時D_F，則復制多個第一寄存器222(1)-222(Q)所需要的總時間量等于Q乘以D_F(Q×D_F)。根據先前在圖2中的討論，在SoundWire幀F_Q+1期間，第二寄存器組218(Y)從無源寄存器組切換至有源寄存器組。隨后，數據端口202(Y)在SoundWire幀F_Q+2中切換至將來操作。在這方面，重配置數據端口202(Y)并將其切換至將來操作花費Q+1個SoundWire幀歷時。如果圖1的主設備102需要重配置從設備104(X)中的多個數據端口202(1)-202(N)中的多個數據端口，則重配置和切換時間的總量將會倍增。較長的重配置和切換延遲可妨礙數據端口202(Y)及時更新。結果，數據端口202(Y)的性能可能受損，且與重配置和切換數據端口202(Y)相關聯的帶寬開銷可能增加。因此，能夠以比跟隨由SoundWire規范版本1.0定義的順序重配置和切換辦法更少的延遲和減少的帶寬開銷來重配置和切換數據端口202(Y)可能是合乎期望的。

在這方面，圖4是示例性SoundWire從設備104’(X)的示意圖，該從設備104’(X)在被重新配置并且從當前操作切換至將來操作時支持時間約束型寄存器組復制。圖2和圖4之間的共同元件以共同元件標號被示出，并且在本文中將不會重新描述。從設備104’(X)包括多個數據端口202’(1)-202’(N)。多個數據端口202’(1)-202’(N)包括多個相應的寄存器集212(1)-212(N)以及多個相應的控制邏輯400(1)-400(N)。在下文中討論作為非限制性示例的數據端口202’(Y)。參考數據端口202’(Y)討論的示例性方面同樣地適用于多個數據端口202’(1)-202’(N)。

參照圖4，控制邏輯400(Y)耦合至數據端口202’(Y)中的第一寄存器組216(Y)和第二寄存器組218(Y)。在非限制性示例中，控制邏輯400(Y)可以是基于硬件的控制邏輯。當數據端口202’(Y)從由例如第一寄存器組216(Y)控制的當前操作切換至由例如第二寄存器組218(Y)控制的將來操作時，第一寄存器組216(Y)中的多個第一寄存器222(1)-222(Q)基本上并發地被復制到第二寄存器組218(Y)中的多個第二寄存器224(1)-224(Q)。與根據SoundWire規范順序地復制相反，通過基本上并發地復制多個第一寄存器222(1)-222(Q)，有可能在時間限制內復制多個第一寄存器222(1)-222(Q)。在非限制性示例中，時間限制可能與一個SoundWire幀的歷時一樣短。因此，數據端口202’(Y)能夠以減少的延遲和帶寬開銷被重配置并切換至將來操作。此外，與要求完全并發地復制相反，通過基本上并發地復制多個第一寄存器222(1)-222(Q)，即使不能恰好同時地復制多個第一寄存器222(1)-222(Q)，也可能在時間限制內復制多個第一寄存器222(1)-222(Q)。也就是說，微小變化仍然是如本文所使用的術語“基本上并發”。

繼續參照圖4，從設備104’(X)還包括基于從控制端口(SCP)寄存器402來控制多個數據端口202’(1)-202’(N)的控制系統220’。在非限制性示例中，SCP寄存器402占據始于十六進制地址0x0040并結束于十六進制地址0x00FF的一百九十二字節(192字節)的地址空間。CopyPortBank(復制端口組)寄存器404被定義在被SCP寄存器402占據以控制多個控制邏輯400(1)-400(N)的地址空間內。CopyPortBank寄存器404包括多個端口位406(1)-406(N)，其被配置成控制多個相應的控制邏輯400(1)-400(N)。在非限制性示例中，CopyPortBank寄存器404可被配置成向多個控制邏輯400(1)-400(N)提供多個相應的組選擇信號408(1)-408(N)。在另一非限制性示例中，多個端口位406(1)-406(N)中的一端口位被設置為一(1)以從多個數據端口202’(1)-202’(N)中選擇相應的數據端口以執行組-復制操作。在這方面，多個數據端口202’(1)-202’(N)中的一個或多個數據端口可由CopyPortBank寄存器404選擇以同時執行一個或多個相應的組-復制操作。

圖5是與數據端口202’(Y)從當前操作到將來操作的時間約束型切換相關聯的示例性時間線500的標繪。圖4的元件結合圖5被引用，并且在此不再重復描述。

參照圖5，因為多個第一寄存器222(1)-222(Q)基本上并發地被復制到多個第二寄存器224(1)-224(Q)，所以復制多個第一寄存器224(1)-224(Q)花費僅一個SoundWire幀的歷時D_F。如此，在SoundWire幀F₂期間，第二寄存器組218(Y)從無源寄存器組切換至有源寄存器組。因此，數據端口202’(Y)以較少的延遲和減少的帶寬開銷被重配置并從當前操作切換至將來操作。

圖6是由圖4的從設備104’(X)所采用的用于在時間限制內將數據端口202’(Y)從當前操作切換至將來操作的示例性操作切換過程600的流程圖。圖4的元件結合圖6被引用，并且在此不再重復描述。

參照圖6，為了將數據端口202’(Y)從當前操作切換至將來操作，被配置成控制當前操作的第一寄存器組216(Y)中的多個第一寄存器222(1)-222(Q)在時間限制內被復制到被配置成控制將來操作的第二寄存器組218(Y)中的多個第二寄存器224(1)-224(Q)(框602)。在非限制性示例中，時間限制可能與一個SoundWire幀的歷時一樣短。隨后，通過使第一寄存器組216(Y)和第二寄存器組218(Y)反轉來將數據端口202’(Y)從當前操作切換至將來操作(框604)。如此，第二寄存器組218(Y)變為有源寄存器組以控制數據端口202’(Y)的將來操作。

如上所討論的，由控制邏輯400(Y)執行第一寄存器組216(Y)和第二寄存器組218(Y)的反轉。為了進一步解說數據端口202’(Y)所采用的用以控制第一寄存器組216(Y)與第二寄存器組218(Y)之間的切換的機制，接下來提供并討論圖7。

在這方面，圖7是圖4的數據端口202’(Y)的示意圖，其被配置成基于控制信號208和組選擇信號408(Y)來切換第一寄存器組216(Y)和第二寄存器組218(Y)。圖4和圖7之間的共同元件以共同元件標號被示出，并且此處將不會重新描述。

參照圖7，控制信號208包括寫使能(write_enable)信號700和數據信號702。寫使能信號700選擇第一寄存器組216(Y)和第二寄存器組218(Y)之一用于寫操作。例如，如果寫使能信號700選擇第一寄存器組216(Y)，則第一寄存器組216(Y)因此能用于寫操作。控制邏輯400(Y)包括組反轉邏輯704、第一復用器706、第二復用器708、第一與門710和第二與門712。

繼續參照圖7，第一與門710和第二與門712中的每一者被配置成分別接收第一輸入信號S₁和第二輸入信號S₂。第一輸入信號S₁和第二輸入信號S₂可被配置成表示或邏輯一(1)或邏輯零(0)。因此，只有當相應的第一輸入信號S₁和相應的第二輸入信號S₂兩者都被提供為邏輯1時，第一與門710和第二與門712中的每一者才將相應的輸出S_O生成為邏輯1。否則，相應的輸出S_O將是邏輯0。

繼續參照圖7，被斷言表示邏輯1的寫使能信號700作為相應的第一輸入信號S₁提供給第一與門710和第二與門712。第一與門710和第二與門712從組反轉邏輯704進一步接收組_選擇(bank_select)信號714作為相應的第二輸入信號S₂。如圖7中所解說的，第二與門712的相應的第二輸入信號S₂從第一與門710的相應第二輸入信號S₂反轉而來。在這方面，第一與門信號710和第二與門信號712中只有一個能夠將相應的輸出信號S_O生成為邏輯1。換言之，第一與門710和第二與門712的相應輸出S_O是互斥的，因此僅允許使能第一寄存器組216(Y)和第二寄存器組218(Y)之一用于寫操作。在非限制性示例中，組反轉邏輯704可被配置成通過將組_選擇信號714提供為邏輯1或邏輯0來使能第一寄存器組216(Y)或第二寄存器組218(Y)用于寫操作。在這方面，當組_選擇信號714被斷言為邏輯1時，第一與門710的相應輸出S_O是邏輯1。另一方面，由于組_選擇信號714作為經反轉的第二輸入信號S₂被提供給第二與門712，因此第二與門712的輸出信號S_O是邏輯0。結果，第一寄存器組216(Y)被使能用于寫操作。同樣地，如果組_選擇信號714被提供為邏輯0，則第二與門712的輸出信號S_O將是邏輯1，而第一與門710的輸出信號S_O將是邏輯0。因此，第二寄存器組218(Y)被使能用于寫操作。

繼續參照圖7，第一復用器706和第二復用器708兩者都在相應的第一輸入線L₁上接收數據信號702。來自第一寄存器組216(Y)的第一輸出716被環回至第二復用器708的相應的第二輸入線L₂。來自第二寄存器組218(Y)的第二輸出718被環回至第二復用器708的相應的第二輸入線L₂。第一復用器706和第二復用器708兩者都由圖4的CopyPortBank寄存器404(未示出)提供的組選擇信號408(Y)控制。在這方面，當組選擇信號408(Y)被斷言以選擇數據端口202’(Y)時，如果第二寄存器組218(Y)被使能用于寫操作，則第一寄存器組216(Y)被復制到第二寄存器組218(Y)。同樣地，如果第一寄存器組216(Y)被使能用于寫操作，則第二寄存器組218(Y)被復制到第一寄存器組216(Y)。

繼續參照圖7，第一寄存器組216(Y)的第一輸出716和第二寄存器組218(Y)的第二輸出718提供給選擇復用器720。選擇復用器720還由組_選擇信號714控制。因此，當組_-選擇信號714將第一寄存器組216(Y)使能用于寫操作時，第一寄存器組216(Y)變為有源寄存器組，且包括數據信號702的第一輸出716被提供給信道硬件722。在這方面，數據端口202’(Y)由第一寄存器組216(Y)控制。相反，當組_選擇信號714將第二寄存器組218(Y)使能用于寫操作時，第二寄存器組218(Y)變為有源寄存器組，且包括數據信號702的第二輸出718被提供給信道硬件722。在這方面，數據端口202’(Y)由第二寄存器組218(Y)控制。

如以上參照圖4-7所討論的，第一寄存器組216(Y)與第二寄存器組218(Y)之間的時間約束型數據復制也可在未根據SoundWire規范配置的通用數據接口中提供。在這方面，圖8是被配置成支持在選自多個數據存儲介質802(1)-802(P)的兩個數據存儲介質之間的時間約束型數據復制的示例性數據接口800的示意圖。

參照圖8，數據接口800包括控制邏輯804，其被配置成執行選自多個數據存儲介質802(1)-802(P)的第一數據存儲介質802(A)與第二存儲介質802(B)之間的時間約束型數據復制。在非限制性示例中，控制邏輯804可由硬件、軟件或兩者的組合來支持。在另一非限制性示例中，多個數據存儲介質802(1)-802(P)可包括通用閃存(UFS)、通用串行總線(USB)存儲、隨機存取存儲器(RAM)、只讀存儲器(ROM)以及硬盤驅動器。

繼續參照圖8，在非限制性示例中，第一數據存儲介質802(A)用作有源數據存儲介質，而第二數據存儲介質802(B)用作無源數據存儲介質。在這方面，第一數據存儲介質802(A)在線并控制數據接口800的當前操作。另一方面，第二數據存儲介質802(B)離線并可被配置成控制數據接口800的將來操作。

第一數據存儲介質802(A)和第二數據存儲介質802(B)各自包括多個相應的數據塊806(1)-806(T)。控制邏輯804被配置成在預定時間限制內將第一數據存儲介質802(A)中的多個相應的數據塊806(1)-806(T)并發地復制到第二數據存儲介質802(B)中的多個相應的數據塊806(1)-806(T)。在非限制性示例中，該預定時間限制可基于在數據接口800中傳遞數據幀所需要的時間段。控制邏輯804進一步被配置成通過反轉第一數據存儲介質802(A)和第二數據存儲介質802(B)來將數據接口800切換至將來操作。在這方面，當第一數據存儲介質802(A)變為無源數據存儲介質并保持離線時，第二數據存儲介質802(B)變為有源數據存儲介質并在線。

繼續參照圖8，由控制邏輯804執行的時間約束型數據復制操作可通過時間線圖808進一步解說。在時間T₀，控制邏輯804在多個數據存儲介質802(1)-802(P)中選擇第一數據存儲介質802(A)和第二數據存儲介質802(B)。在時間T₁，控制邏輯804開始將第一數據存儲介質802(A)的多個相應的數據塊806(1)-806(T)復制到第二數據存儲介質802(B)的多個相應的數據塊806(1)-806(T)。控制邏輯804在時間T₂完成數據復制。在這方面，時間T₁與時間T₂之間的歷時對應于預定時間限制。在時間T₂，控制邏輯804通過反轉第一數據存儲介質802(A)和第二數據存儲介質802(B)來將數據接口800切換至將來操作。隨后在時間T₃，數據接口在第二數據存儲介質802(B)的控制下開始將來操作。

根據本文中所公開的諸方面的存儲介質之間的時間約束型數據復制可在任何基于處理器的設備中提供或被集成于其中。不作為限定的示例包括機頂盒、娛樂單元、導航設備、通信設備、固定位置數據單元、移動位置數據單元、移動電話、蜂窩電話、計算機、便攜式計算機、臺式計算機、個人數字助理(PDA)、監視器、計算機監視器、電視機、調諧器、無線電、衛星無線電、音樂播放器、數字音樂播放器、便攜式音樂播放器、數字視頻播放器、視頻播放器、數字視頻碟(DVD)播放器、以及便攜式數字視頻播放器。

在這方面，圖9解說了可采用圖7的數據端口202’(Y)和圖8的數據接口800的基于處理器的系統900的示例。在該示例中，基于處理器的系統900包括一個或多個中央處理單元(CPU)902，其各自包括一個或多個處理器904。(諸)CPU 902可具有耦合至(諸)處理器904以用于對臨時存儲的數據快速訪問的高速緩存存儲器906。(諸)CPU 902耦合至系統總線908。如眾所周知的，(諸)CPU 902通過在系統總線908上交換地址、控制、以及數據信息來與這些其他設備通信。盡管未在圖9中解說，但可提供多個系統總線908，其中每個系統總線908構成不同的織構。

其他主設備和從設備可被連接到系統總線908。如圖9中所解說的，作為示例，這些設備可包括存儲器系統910、一個或多個輸入設備912、一個或多個輸出設備914、一個或多個網絡接口設備916、以及一個或多個顯示器控制器918。圖7的數據端口202’(Y)和圖8的數據接口800也可連接到系統總線908。(諸)輸入設備912可包括任何類型的輸入設備，包括但不限于輸入鍵、開關、語音處理器等。(諸)輸出設備914可包括任何類型的輸出設備，包括但不限于音頻、視頻、其他視覺指示器等。(諸)網絡接口設備916可以是被配置成允許往來于網絡920的數據交換的任何設備。網絡920可以是任何類型的網絡，包括但不限于有線或無線網絡、私有或公共網絡、局域網(LAN)、無線局域網(WLAN)、廣域網(WAN)、藍牙^TM網絡或因特網。(諸)網絡接口設備916可被配置成支持所期望的任何類型的通信協議。存儲器系統910可包括一個或多個存儲器單元922(0-N)以及存儲器控制器924。

(諸)CPU 902還可被配置成通過系統總線908來訪問(諸)顯示器控制器918以控制發送給一個或多個顯示器926的信息。(諸)顯示器控制器918經由一個或多個視頻處理器928向(諸)顯示器926發送要顯示的信息，視頻處理器928將要顯示的信息處理成適于(諸)顯示器926的格式。(諸)顯示器926可包括任何類型的顯示器，包括但不限于：陰極射線管(CRT)、液晶顯示器(LCD)、等離子顯示器、發光二極管(LED)顯示器等。

本領域技術人員將進一步領會，結合本文所公開的諸方面描述的各種解說性邏輯塊、模塊、電路和算法可被實現為電子硬件、存儲在存儲器中或另一計算機可讀介質中并由處理器或其他處理設備執行的指令、或這兩者的組合。作為示例，本文描述的主設備和從設備可用在任何電路、硬件組件、集成電路(IC)、或IC芯片中。本文所公開的存儲器可以是任何類型和大小的存儲器，且可被配置成存儲所需的任何類型的信息。為了清楚地解說這種可互換性，以上已經以其功能性的形式一般地描述了各種解說性組件、框、模塊、電路和步驟。此類功能性如何被實現取決于具體應用、設計選擇、和/或加諸于整體系統上的設計約束。技術人員可針對每種特定應用以不同方式來實現所描述的功能性，但此類實現決策不應被解讀為致使脫離本公開的范圍。

結合本文中公開的諸方面描述的各種解說性邏輯塊、模塊、以及電路可用設計成執行本文中描述的功能的處理器、數字信號處理器(DSP)、專用集成電路(ASIC)、現場可編程門陣列(FPGA)或其他可編程邏輯器件、分立的門或晶體管邏輯、分立的硬件組件、或其任何組合來實現或執行。處理器可以是微處理器，但在替代方案中，處理器可以是任何常規處理器、控制器、微控制器或狀態機。處理器還可以被實現為計算設備的組合(例如DSP與微處理器的組合、多個微處理器、與DSP核協作的一個或多個微處理器、或任何其他此類配置)。

本文所公開的各方面可被體現為硬件和存儲在硬件中的指令，并且可駐留在例如隨機存取存儲器(RAM)、閃存、只讀存儲器(ROM)、電可編程ROM(EPROM)、電可擦可編程ROM(EEPROM)、寄存器、硬盤、可移動盤、CD-ROM、或本領域中所知的任何其它形式的計算機可讀介質中。示例性存儲介質被耦合到處理器，以使得處理器能從/向該存儲介質讀取/寫入信息。在替換方案中，存儲介質可以被整合到處理器。處理器和存儲介質可駐留在ASIC中。ASIC可駐留在遠程站中。在替換方案中，處理器和存儲介質可作為分立組件駐留在遠程站、基站或服務器中。

還注意到，本文任何示例性方面中描述的操作步驟是為了提供示例和討論而被描述的。所描述的操作可按除了所解說的順序之外的眾多不同順序來執行。此外，在單個操作步驟中描述的操作實際上可在多個不同步驟中執行。另外，示例性方面中討論的一個或多個操作步驟可被組合。應理解，如對本領域技術人員顯而易見地，在流程圖中解說的操作步驟可進行眾多不同的修改。本領域技術人員還將理解，可使用各種不同技術中的任何一種來表示信息和信號。例如，貫穿上面描述始終可能被述及的數據、指令、命令、信息、信號、位(比特)、碼元、以及碼片可由電壓、電流、電磁波、磁場或磁粒子、光場或光粒子、或其任何組合來表示。

提供對本公開的先前描述是為使得本領域任何技術人員皆能夠制作或使用本公開。對本公開的各種修改對本領域技術人員而言將容易是顯而易見的，并且本文中所定義的普適原理可被應用到其他變型而不會脫離本公開的精神或范圍。由此，本公開并非旨在被限定于本文中所描述的示例和設計，而是應被授予與本文中所公開的原理和新穎特征一致的最廣義的范圍。