一種適用于電磁暫態多時間尺度實時仿真接口的實現方法與流程

本發明涉及一種實現方法，具體涉及一種適用于電磁暫態多時間尺度實時仿真接口的實現方法。
背景技術：
：電力系統中，為了驗證新的電力自動化設備的功能和性能，在設備投入實際系統運行前需要進行大量測試。電力系統實時數字仿真系統可以實時模擬電力系統各種運行工況，具有體積小、功耗低、通用性好、可重復性強、價格較動態模擬和數模混合式仿真裝置低廉等優點，因而在電力自動化設備的測試中獲得了廣泛應用。小步長仿真系統是一個完整的電磁暫態仿真系統的重要組成部分。隨著仿真步長變小，系統的仿真負擔也隨之增加，從而需要使用FPGA硬件加速平臺用以實現小步長仿真系統的實時的雙精度浮點運算。但是由于仿真系統的仿真能力的限制，很多大型的仿真算例并不能完全在一個平臺上運行。因此必須把大型的仿真算例劃分為規模較小的網絡，并通過接口互聯，使得仿真結果與一個完整的大型仿真算例完全一致，而FPGA上只進行小步長仿真的局部網絡。于是產生了在FPGA平臺上進行多時間尺度分網并行仿真的需求。FPGA平臺的設計必須保證三個原則：1.FPGA的程序應該實現保證并行，減少數據間的依賴關系。2.FPGA為了提升仿真能力，應該縮短單一計算流水線的長度。3.FPGA的LUT既可以用作存儲又可以用于計算；為了提升FPGA的計算能力，必須減少FPGA的存儲空間的使用。現有的多時間尺度分網算法的設計方法利用了傳輸線自然延遲特性。其中，等值計算電路如圖2所示，電流源遞推公式為：Ikmi(t-τmi)=-1+h2Zmi′[(1-h)ukmi(t-τmi)+(1+h)ummi(t-τmi)]-h2[(1-h)Ikmi(t-2τmi)+(1+h)Immi(t-2τmi)]Immi(t-τmi)=-1+h2Zmi′[(1-h)ummi(t-τmi)+(1+h)ukmi(t-τmi)]-h2[(1-h)Immi(t-2τmi)+(1+h)Ikmi(t-2τmi)]]]>由此遞推公式可知，每一個子網上都需要保留2τmi/dt的變量，同時，由于τmi是一個變量，導致變量緩存區的大小不能固定；同時，上述遞推公式中變量是模態量，交流的模態量轉換為仿真系統需要的瞬時量，該轉換是一個長流水線計算，會占用大量時序；最后，為了提升FPGA平臺的仿真能力，必須盡量優化FPGA側的計算，對于復雜的接口計算必須進行簡化。技術實現要素：為了實現上述目的，本發明提供一種適用于電磁暫態多時間尺度實時仿真接口的實現方法，有效的解決電力系統的FPGA小步長仿真系統與服務器系統之間的互聯問題，解決了仿真規模限制的問題，極大提升了仿真效率。本發明的目的是采用下述技術方案實現的：一種適用于電磁暫態多時間尺度實時仿真接口的實現方法，所述方法包括下述步驟：(1)根據電磁暫態多時間尺度，將仿真系統劃分為多個通過解耦元件傳輸線連接的子網絡，并確定所述子網絡的時間尺度；(2)通過戴維南等值電路將解耦元件分解為兩個內阻固定的受控源，并入所述子網絡中，進行網絡矩陣初始化；(3)進行仿真計算，接收FPGA平臺的數據；(4)預處理FPGA平臺的數據，獲得中間變量，繼續仿真計算。優選的，所述步驟(1)中，根據系統的動態時間常數確定所述子網絡的時間尺度包括最小時間尺度和非最小時間尺度。進一步地，所述最小時間尺度的網絡在實時FPGA仿真平臺上運行，非最小時間尺度的網絡在實時服務器平臺上運行。優選的，所述步驟(2)中網絡矩陣初始化包括：采用外插值法對電磁暫態仿真系統的初始電壓和電流進行反推，估算當前時刻之前的系統電壓和電流，并記錄該時間與解耦元件相關的電壓和電流；完成網絡矩陣初始化后，將該網絡矩陣存儲至FPGA平臺的內存中。優選的，所述步驟(3)中，通過FPGA平臺進行時序控制，同步啟動所述FPGA平臺與實時服務器平臺，每隔一個非最小時間尺度向所述實時服務器平臺傳輸在FPGA系統上運行的網絡矩陣的數據。優選的，所述步驟(4)中，當實時服務器平臺接收到FPGA傳輸的數據后，與實時服務器平臺上的歷史接口數據進行比較，獲得FPGA平臺下一個非最小時間尺度的中間變量，并在 一個非最小時間尺度內傳送至FPGA平臺。進一步地，在一個非最小時間尺度內，如果FPGA接收到實時服務器平臺的數據，則重復步驟(3)；如未收到，則利用所述下一個非最小時間尺度的中間變量進行仿真計算。與最接近的現有技術比，本發明達到的有益效果是：1.本發明提供了電磁暫態多時間尺度實時仿真接口的實現方法，在具體的仿真計算前，通過初始化把解耦元件分解為兩個內阻固定的受控源，通過在服務器側的預計算，將受控源在仿真開始前并入了子網絡，防止由于受控源計算的變化使核心網絡方程造成影響。由此固化了計算過程，有利于FPGA的實現。2.提出了解耦元件預計算的解決方案，結合了FPGA運算的特點，把可能發生的情況都在預計算過程中進行處理，即將變量變化導致計算和存儲變化的計算區域提取出來，放入了獨立的服務器芯片中進行計算，把必須保留的固定的計算部分保留在FPGA中實現。大大節省了FPGA的資源，提升了FPGA的網絡計算能力。3.提出了對接口仿真計算的拆分和設計，解決了FPGA在多尺度并行分網計算中接口計算負荷的不平衡、占用過多計算資源的問題，提高了計算速度和仿真規模。附圖說明圖1為本發明提供的電磁暫態多時間尺度實時仿真接口的實現方法流程圖；圖2為
背景技術：
提供的等值計算電路結構示意圖。具體實施方式如圖1所示，一種適用于電磁暫態多時間尺度實時仿真接口的實現方法，所述方法包括下述步驟：(1)根據電磁暫態多時間尺度，將仿真系統劃分為多個通過解耦元件傳輸線連接的子網絡，并確定所述子網絡的時間尺度；所述步驟(1)中，根據系統的動態時間常數確定所述子網絡的時間尺度包括最小時間尺度和非最小時間尺度。根據不同的仿真精度，可選擇以下動態時間常數(微秒)：1，10，50，100，1000。所述最小時間尺度的網絡在實時FPGA仿真平臺上運行，非最小時間尺度的網絡在實時服務器平臺上運行。(2)通過戴維南等值電路將解耦元件分解為兩個內阻固定的受控源，并入所述子網絡中，進行網絡矩陣初始化；所述步驟(2)中，網絡矩陣初始化包括：采用外插值法對電磁暫態仿真系統的初始電壓 和電流進行反推，估算當前時刻之前的系統電壓和電流，并記錄該時間與解耦元件相關的電壓和電流；完成網絡矩陣初始化后，將該網絡矩陣存儲至FPGA平臺的內存(SRAM)中。(3)進行仿真計算，接收FPGA平臺的數據；所述步驟(3)中，通過FPGA平臺進行時序控制，同步啟動所述FPGA平臺與實時服務器平臺，每隔一個非最小時間尺度向所述實時服務器平臺傳輸在FPGA系統上運行的網絡矩陣的數據。(4)預處理FPGA平臺的數據，獲得中間變量(SUB4_LC_TMP1和SUB4_LC_TMP5)，繼續仿真計算。所述步驟(4)中，當實時服務器平臺接收到FPGA傳輸的數據后，與實時服務器平臺上的歷史接口數據進行比較，獲得FPGA平臺下一個非最小時間尺度的中間變量，并在一個非最小時間尺度內傳送至FPGA平臺。在一個非最小時間尺度內，如果FPGA接收到實時服務器平臺的數據，則重復步驟(3)；如未收到，則利用所述下一個非最小時間尺度的中間變量進行仿真計算。最后應當說明的是：以上實施例僅用以說明本發明的技術方案而非對其限制，盡管參照上述實施例對本發明進行了詳細的說明，所屬領域的普通技術人員應當理解：依然可以對本發明的具體實施方式進行修改或者等同替換，而未脫離本發明精神和范圍的任何修改或者等同替換，其均應涵蓋在本發明的權利要求范圍當中。當前第1頁1 2 3