基于SPICE軟件的模擬/射頻集成電路設計方法與流程

本發明涉及一種集成電路設計方法。特別是涉及一種基于SPICE軟件的模擬/射頻集成電路設計方法。

背景技術：
隨著集成電路制造技術的發展，采用按比例縮小的原則(即在恒定電壓下，器件尺寸縮小k倍，摻雜濃度增加k倍，電場強度增加k倍，則電流密度增加k3倍)，使IC的規模不斷增加性能和功能不斷擴大和完善。但因工作電壓并不能相應降低，電路中的電流密度和電場強度大大增加，加上一些新技術的采用，如采用多層布線技術，互連線要經過多個復雜的臺階，臺階的覆蓋性能變差，這就造成互連線中的電遷移問題嚴重起來；電場的增強使MOS器件中柵介質的漏電和擊穿成了問題；在短溝器件中(有效溝道長度小于3μm)熱載流子效應(HCI)顯著，成為當前MOSFET中的主要可靠性問題；另外隨著器件尺寸向超深亞微米的不斷發展，負偏置溫度不穩定效應(NBTI)使PMOS管的退化問題越來越嚴重。而集成電路應用領域的不斷擴大，特別是近年來向軍用及航空航天領域的發展，推動著集成電路可靠性水平的不斷發展與提高。在集成電路的設計階段利用EDA工具及時評估CMOS集成電路在外界stress(信號擺幅、溫度、偏置)條件下長期工作的可靠性水平，確定影響電路可靠性水平的主要失效機理，預計某種失效機理引起的早期失效，根據電路及版圖設計找出可靠性方面的薄弱環節，及時改進電路或版圖，使電路在投產前就具有長期的可靠性水平。近期以來，國外開發的可靠性仿真工具主要有HOTRON、RELY、BERT和ARET等，這些仿真工具以集成電路的失效物理為基礎，能夠提取反映失效機理的模型參數。但是這些仿真工具更側重于失效模型的準確性和適用性，而不是管理費用和整合的最優化設計。另一方面，由于人們更多的是在集成電路制造階段通過改良工藝步驟或者方法來提高可靠性，所以目前可用的既能優化設計又能進行可靠性仿真的仿真器非常少。在人們越來越意識到在設計階段進行可靠性仿真的重要性這一時代背景下，如何利用主流仿真工具進行可靠性設計變得至關重要。

技術實現要素：
本發明所要解決的技術問題是，提供一種能夠很好的解決了設計階段功能仿真與可靠性仿真同步性的基于SPICE軟件的模擬/射頻集成電路設計方法。本發明所采用的技術方案是：一種基于SPICE軟件的模擬/射頻集成電路設計方法，包括如下步驟：1)確定電路系統特性在可靠性方面的要求，即確定在一定時間內一定應力條件下電路系統特性的退化量，并將所述的退化量描述為元器件特性函數；2)調整元器件參數，對電路系統進行優化設計，利用SPICE的靈敏度分析工具和SPICE的smoke分析工具找到既對電路系統特性影響大又受應力影響大的關鍵元器件，優化所述的該關鍵元器件參數，從而延長電路系統壽命周期；3)判斷優化后電路系統性能指標退化量的變化是否小于滿足最小生命周期對應的退化量最大值，是進入步驟4)，否則返回步驟2)；4)應用SPICE的蒙特卡羅分析仿真工具對電路系統進行不同工藝工藝角仿真，分析集成電路制造過程的元器件參數分散性對電路系統性能指標退化量的影響；5)判斷由元器件參數分散性導致的電路系統性能指標退化量的變化是否小于滿足最小生命周期對應的退化量最大值，若滿足電路系統要求，則完成設計，否則，返回到步驟2)。步驟1)中所述電路系統特性包括：面積、功耗、頻率、帶寬、噪聲特性、增益、線性度，所述的應力條件包括：溫度、信號擺幅和偏置。步驟1)所述的一定應力條件下電路系統特性退化是由可靠性因素和元器件參數分散性因素導致。所述的可靠性的因素包括：熱載流子效應和負偏置溫度不穩定性。所述的元器件參數分散性因素包括有：元器件參數相對標稱值正向或負向偏離的大小和描述元器件參數分散性服從的分布規律。步驟1)所述的將退化量描述為元器件特性函數，是確定系統特性退化量的絕對值ΔΨ或者相對值ΔΨ/Ψ，其中Ψ為電路性能指標。步驟2)中所優化的關鍵元器件的參數包括有：漏源電流、襯底電流、寬長比和柵源電壓。步驟2)中所述對系統進行優化設計包括有增益和帶寬的取舍、功耗和頻率特性的取舍以及功耗和噪聲特性的取舍。步驟4)中所述不同工藝工藝角包括TT、FF、SS、FS、SF。本發明的基于SPICE軟件的模擬/射頻集成電路設計方法，將系統可靠性要求作為設計指標，把一段時間后一定應力條件下，系統性能指標Ψ看做是元器件特性的函數。將系統性能指標退化絕對值ΔΨ或者相對值ΔΨ/Ψ，作為SPICE軟件Optimizor工具的約束條件，確定靈敏度元器件。通過反復迭代，得到系統特性和可靠性的最佳值。最后通過SPICE的MonteCarlo工具分析集成電路制造過程的元器件參數分散性對系統性能指標退化絕對值ΔΨ或者相對值ΔΨ/Ψ的影響，從而進一步預測生產良品率。因此應用本發明中的設計方法，可以把可靠性和工藝分散性對系統性能指標的影響，都看作元器件參數變化影響系統性能指標的函數問題。本發明能夠很好的解決了設計階段功能仿真與可靠性仿真的同步性，并且工藝變化時只需調整影響壽命周期的參數即可。附圖說明圖1是本發明方法的圖；圖2a是考慮HCI效應時NMOS晶體管壽命模型示意圖；圖2b是考慮HCI效應時PMOS晶體管壽命模型示意圖；圖3是考慮NBTI效應時On-the-flyPMOS管閾值電壓的變化量；圖3中：a：退化；b：恢復；d：永久恢復。具體實施方式下面結合實施例和附圖對本發明的基于SPICE軟件的模擬/射頻集成電路設計方法做出詳細說明。本發明的基于SPICE軟件的模擬/射頻集成電路設計方法，是采用工業級電路仿真工具SPICE軟件(現屬于Orcad公司)。工業級電路仿真工具SPICE軟件共有6大功能模塊，其中核心模塊是PSPICEA/D，其余功能模塊分別是:電路原理圖設計模塊(Capture)、激勵信號編輯模塊(StimulusEditor)、模型參數提取模塊(ModelEditor)、模擬顯示和分析模塊(PSPICE/Probe)和優化模塊(Optimizer)。在進行集成電路設計時，采用工業級電路仿真工具SPICE用以對電子電路的穩態、瞬態及頻域的仿真和分析可以精確的仿真、分析、優化從直流到高于100GHz頻率的微波電路。工業級電路仿真工具SPICE軟件在對模擬電路進行直流、交流、瞬態等基本電路特性分析的基礎上，還實現了蒙特卡羅分析、最壞情況分析以及優化設計等較為復雜的電路特性分析；不但能夠對模擬電路進行仿真，而且能夠對數字電路、數模混合電路進行仿真；集成度大大提高，電路圖繪制完成后可直接進行電路仿真，并且可以隨時觀察與分析仿真結果。工業級電路仿真工具SPICE軟件提供的無源器件結構及模型、二極管電流方程及SPICE模型、雙極性晶體管電流方程及SPICE模型、結型場效應管JFET模型、MESFET模型及MOS管電流方程及SPICE模型。如圖1所示，本發明的基于SPICE軟件的模擬/射頻集成電路設計方法，包括如下步驟：1)確定電路系統特性在可靠性方面的要求，即確定在一定時間內一定應力條件下電路系統特性的退化量，并將所述的退化量描述為元器件特性函數；所述電路系統特性包括：面積、功耗、頻率、帶寬、噪聲特性、增益、線性度等，所述的應力條件包括：溫度、信號擺幅和偏置；所述的一定應力條件下電路系統特性退化是由可靠性因素和元器件參數分散性因素導致。所述的可靠性的因素包括：熱載流子效應(HCI)和負偏置溫度不穩定性(NBTI)；所述的元器件參數分散性因素包括有：元器件參數相對標稱值(正向或負向)偏離的大小和描述元器件參數分散性服從的分布規律。所述的將退化量描述為元器件特性函數，是確定系統特性退化量的絕對值ΔΨ或者相對值ΔΨ/Ψ，其中Ψ為電路性能指標。2)調整元器件參數，對電路系統進行優化設計，需要通過調整元器件參數并反復仿真，進行優化設計，包括有增益和帶寬的取舍、功耗和頻率特性的取舍以及功耗和噪聲特性的取舍。利用SPICE的靈敏度分析工具和SPICE的smoke分析工具找到既對電路系統特性影響大又受應力影響大的關鍵元器件，優化所述的該關鍵元器件參數，從而延長電路系統壽命周期，所優化的關鍵元器件的參數包括有：漏源電流、襯底電流、寬長比和柵源電壓。所述的利用SPICE的靈敏度分析工具分析，是用于鑒別出電路設計中哪些元器件的參數對電路電特性指標起關鍵作用。具體步驟包括：(1)繪制電路圖，使電路設計滿足靈敏度分析對電路設計的要求，具體包括：a.為電路圖中的有關元器件配置容差參數；b.檢驗電路是否已通過SPICE模擬仿真；c.檢驗待分析其靈敏度的電路特性參數，如果SPICE中尚未具有計算相關電路特性參數的Measurement函數，可以按照SPICE的規定，自己編寫相應的Measurement函數；(2)調用靈敏度工具；(3)進行靈敏度參數設置，對電路進行靈敏度分析；(4)查看、分析靈敏度分析的結果；(5)打印輸出。所述的利用smoke分析指的是進行應力分析，判斷電路中是否存在某些元器件承受的熱電應力超出其允許范圍。3)判斷優化后電路系統壽命周期是否滿足可靠性方面的要求，即對優化后的電路系統進行可靠性分析，判斷電路系統特性退化量的變化是否小于滿足最小生命周期對應的退化量最大值，是進入步驟4)，否則返回步驟2)；4)應用SPICE的蒙特卡羅分析仿真工具對電路系統進行不同工藝工藝角仿真，分析集成電路制造過程的元器件參數分散性對系統性能指標退化量的影響，系統性能指標退化量是指系統性能指標退化絕對值ΔΨ或者相對值ΔΨ/Ψ的影響。所述不同工藝工藝角包括TT、FF、SS、FS、SF。5)判斷由元器件參數分散性導致的電路系統性能指標退化量的變化是否小于滿足最小生命周期對應的退化量最大值，若滿足電路系統要求，則完成設計，.將滿足特性和可靠性要求的系統電路，進行流片。否則，返回到步驟2)。下面結合圖2a、圖2b給出與工業級電路仿真工具SPICE軟件兼容的考慮了熱載流子效應(HCI)NMOS管和PMOS管數學模型。如圖2a、圖2b所示，CMOS工藝中NMOS管和PMOS管成對出現。根據Hu模型，NMOS管和PMOS管中熱載流子壽命模型分別為：為了簡化運算，將其改寫為與BSIM模型兼容的可靠性模型：ΔP(t)＝K(Γ·t)n(3)其中，P為SPICE中任意元器件參數，Γ為壽命模型參數。MOS管工作在放大區時，輸出電流IDS是其最重要的元器件參數。當考慮HCI效應進行可靠性分析時時，MOS管在外加應力條件下工作一段時間后，輸出電流的退化程度可以表征為：絕對值ΔIDS或者相對值ΔIDS/IDS。其壽命模型等效為在MOS管的源極和漏極之間存在一個微電流源ΔIDS。下面結合圖3給出與工業級電路仿真工具SPICE軟件兼容的考慮了NBTI效應PMOS管閾值電壓的變化量的數學模型。如圖3所示，由NBTI效應引起的on-the-flyMOS特性退化可以將MOS器件分為兩種，一種是應力停止后系統特性可恢復(Recoverable)，一種則不能(Permanent)。其中，On-the-fly指保持外加偏置電壓不變時，MOS輸出電流不變。這一工作條件保證了晶體管正常工作時，由NBTI引起的特性退化模型的準確性。不可恢復器件特性退化方程為可恢復器件特性退化方程為已恢復器件特性退化方程為器件總體特性退化量為ΔD＝ΔDp+ΔDr-ΔDrr(7)其中，A為工藝依賴因子，γ為柵源電壓加速銀子，Ea為激活能，τ是時間常數，k為玻爾茲曼常數，T是溫度。該方程簡單且與BSIM模型兼容。CMOS工藝中，NMOS管的NBTI效應較小，PMOS管的NBTI效應對系統壽命有很大影響，尤其是在深亞微米工藝時代。如果用PMOS管的閾值電壓漂移量作為可靠性指標，公式(7)可寫為ΔVth＝ΔVthp+ΔVthr-ΔVthrr(8)則PMOS管的閾值電壓漂移量是溫度、Vgs和頻率以及占空比的函數。通過上述處理，一個考慮了HCI和NBTI效應且與SPICE的BSIM模型兼容的CMOS仿真模型就產生了。一旦建立了CMOS仿真模型，只要按照常規的集成電路設計，使用SPICE進行瞬態仿真即可。在每一個仿真時刻，SPICE根據IDS、MOS管的W/L自動計算并保存特性參數的退化量絕對值ΔΨ或者相對值ΔΨ/Ψ。在隨后的優化設計階段，只要退化量比系統允許的最大值小，就能實現系統特性優化的同時，還滿足了系統的可靠性要求。該方法簡單、易分析、協同作業性強，大大提高了芯片設計效率。