半導體存儲電路和使用半導體存儲電路的數據處理系統的制造方法與工藝

半導體存儲電路和使用半導體存儲電路的數據處理系統相關申請的交叉引用本申請要求2012年4月4日向韓國知識產權局提交的韓國專利申請No.10-2012-0035019的優先權，其全部內容通過引用合并于此。技術領域本發明涉及一種半導體電路，更具體而言涉及一種半導體存儲電路以及使用所述半導體存儲電路的數據處理系統。

背景技術：
數據處理系統可以包括諸如半導體存儲電路的半導體集成電路和諸如CPU或GPU的控制器。當從控制器接收到讀取命令時，半導體存儲電路借助于內部時鐘信號來輸出其中儲存的數據至控制器。當接收到寫入命令時，半導體存儲電路響應于控制器所提供的選通信號，將控制器所提供的數據寫入內部存儲塊中。諸如移動電話和計算機的電子設備需要高速操作，故需要較高的操作頻率。因此，需要一種半導體存儲電路在數據傳輸過程期間充分確保時序裕度，并且甚至在高速運算期間也能維持穩定性能。

技術實現要素：
本文描述一種能在高頻操作期間進行穩定的數據傳輸的半導體存儲電路，以及使用該半導體存儲電路的數據處理系統。在本發明的一個實施例中，一種數據處理系統包括半導體存儲電路，所述半導體存儲電路被配置成響應于外部選通信號而輸出與讀取命令相對應的數據；以及控制器，所述控制器被配置成向半導體存儲電路提供讀取命令以及與讀取命令相關的選通信號。在本發明的一個實施例中，一種半導體存儲電路包括：命令譯碼器，所述命令譯碼器被配置成通過將命令信號譯碼而產生讀取命令；數據路徑激活單元，所述數據路徑激活單元被配置成響應于地址信號和讀取命令而產生選擇信號；存儲塊，所述存儲塊被配置成向信號線提供與選擇信號相對應的數據；輸出鎖存器單元，所述輸出鎖存器單元被配置成響應于數據輸出使能信號而輸出信號線的數據；以及輸出時序調整單元，所述輸出時序調整單元被配置成調整基于時鐘信號所接收的讀取命令的時序，并基于調整的時序來用于選通信號的數據輸出使能信號。附圖說明結合附圖來說明本發明的特征、方面和實施例，其中：圖1是示出根據本發明的一個實施例的數據處理系統1的結構的框圖，圖2是示出圖1的輸出鎖存器單元150的結構的電路圖，圖3是示出根據本發明的一個實施例的數據處理系統2的結構的框圖，圖4是示出圖3的時序時鐘發生器220的結構的電路圖，圖5和圖6是說明圖4的時序時鐘發生器220的操作的時序圖，圖7是示出圖3的命令寄存器230的結構的電路圖，圖8是說明根據本發明的一個實施例的讀取操作的時序圖，以及圖9是說明根據本發明的一個實施例的數據處理系統3的結構的框圖。具體實施方式在下文中，將參照附圖結合各種實施例來說明根據本發明的半導體存儲電路以及使用半導體存儲電路的數據處理系統。圖1是示出根據本發明的一個實施例的數據處理系統1的結構的框圖。如圖1所示，根據本發明的本實施例的數據處理系統1可以包括控制器101和半導體存儲電路102。控制器101可以向半導體存儲電路102提供地址信號ADD、命令信號CMD、時鐘信號CLK和選通信號RWDQSQ。控制器101可以在接收到讀取或寫入命令時，提供選通信號RWDQSQ給半導體存儲電路102。控制器101可以包括CPU或GPU。半導體存儲電路102可以響應于從外部諸如控制器101提供的選通信號RWDQSQ而執行讀取運算。當命令信號CMD定義讀取命令時，半導體存儲電路102可以響應于選通信號RWDQSQ而輸出與地址信號ADD相對應的數據至外部諸如控制器101。半導體存儲電路102可以包括多個緩沖器110、命令譯碼器120、數據路徑激活單元130、存儲塊140、輸出鎖存器單元150、移位寄存器160、以及多路復用單元170。所述多個緩沖器110可以接收地址信號ADD、命令信號CMD、時鐘信號CLK、以及選通信號RWDQSQ，并經由焊盤DQ而傳送從多路復用單元170輸出的數據至控制器101。時鐘信號CLK可以經由所述多個緩沖器110中的一個而輸出作為內部時鐘信號ICLK。選通信號RWDQSQ可以經由所述多個緩沖器110中的一個而輸出作為相位分離選通信號RCLK和FCLK。命令譯碼器120可以通過將命令信號CMD譯碼而產生內部讀取命令IREAD。數據路徑激活單元130響應于內部讀取命令IREAD和地址信號ADD，而產生選擇信號CY以激活存儲塊140的數據傳送路徑。存儲塊140可以經由全局數據線GIO而輸出與選擇信號CY相對應的數據。存儲塊140可以輸出通知信號RSTROBE以通知數據已經經由全局數據線GIO發送。移位寄存器160可以響應于內部讀取命令IREAD、CAS潛伏時間信號CL、以及內部時鐘信號ICLK而產生數據輸出使能信號OE和OE05。輸出鎖存器單元150可以響應于數據輸出使能信號OE和OE05而根據讀取命令鎖存加載在全局數據線GIO上的數據，以產生輸出數據（下文中稱為“讀取數據RDO和FDO”）。多路復用單元170可以響應于相位分離選通信號RCLK和FCLK而選擇性地輸出讀取數據RDO和FDO。圖2是示出圖1的輸出鎖存器單元150的結構的電路圖。如圖2所示，輸出鎖存器單元150可以形成為先入先出（First-InFirst-Out，FIFO）寄存器。輸出鎖存器單元150可以包括多個觸發器FF151至153、多個環形計數器CNTR154和158、多個開關155至157、以及多路解復用單元159。環形計數器154可以響應于存儲塊140所提供的通知信號RSTROBE而產生計數信號dpin<0:2>。所述多個觸發器151至153可以響應于計數信號dpin<0:2>而順序地鎖存經由全局數據線GIO輸出的數據。環形計數器158可以響應于數據輸出使能信號OE而產生計數信號dpout<0:2>。所述多個開關155至157可以順序地響應于計數信號dpout<0:2>而輸出鎖存在所述多個觸發器151至153中的數據。多路解復用單元159可以響應于數據輸出使能信號OE05而輸出所述多個開關155至157的輸出，作為讀取數據RDO和FDO。圖3是示出根據本發明的一個實施例的數據處理系統2的結構的框圖。如圖3所示，根據本發明的一個實施例的數據處理系統2可以包括控制器101和半導體存儲電路201。控制器101可以向半導體存儲電路201提供地址信號ADD、命令信號CMD、時鐘信號CLK和選通信號RWDQSQ。控制器101可以在接收到讀取或寫入命令時，向半導體存儲電路201提供選通信號RWDQSQ。當執行讀取操作時，選通信號RWDQSQ可以用作半導體存儲電路201輸出數據時的信號。當執行寫入操作時，選通信號RWDQSQ可以用作半導體存儲電路201讀取控制器101所提供...