零溫度系數電流源的制作方法
【技術領域】
[0001] 本實用新型涉及電流源，尤其涉及到零溫度系數電流源。
【背景技術】
[0002] 為了減少溫度對輸出電流的影響，設計了零溫度系數電流源。
【發明內容】
[0003] 本實用新型旨在提供一種零溫度系數電流源。
[0004] 零溫度系數電流源，包括第一電阻、第一NPN管、第二NPN管、第二電阻、第三NPN 管、第一PMOS管、第三電阻、第四電阻、第四NPN管、第五電阻、第五NPN管、第六電阻、第六 NPN管、第二PMOS管、第三PMOS管、第四PMOS管、第一運算放大器、第七NPN管、第七電阻和 第一 NMOS管：
[0005] 所述第一電阻的一端接電源電壓VCC，另一端接所述第一NPN管的基極和集電極 和所述第三NPN管的基極；
[0006] 所述第一NPN管的基極和集電極接在一起再接所述第一電阻的一端和所述第三 NPN管的基極，發射極接所述第二NPN管的基極和集電極；
[0007] 所述第二NPN管的基極和集電極接在一起再接所述第一NPN管的發射極，發射極 接地；
[0008] 所述第二電阻的一端接電源電壓VCC，另一端接所述第三NPN管的集電極；
[0009] 所述第三NPN管的基極接第一電阻的一端和所述第一NPN管的基極和集電極，集 電極接所述第二電阻的一端，發射極接所述第三電阻的一端和所述第一PMOS管的漏極；
[0010] 所述第一PMOS管的柵極接所述第二PMOS管的柵極和漏極和所述第六NPN管的集 電極，漏極接所述第三NPN管的發射極和所述第三電阻的一端，源極接所述第四PMOS管的 柵極和漏極和所述第三PMOS管的柵極；
[0011] 所述第三電阻的一端接所述第三NPN管的發射極和所述第一PMOS管的漏極，另一 端接所述第四電阻的一端和所述第五電阻的一端和所述第一運算放大器的正輸入端；
[0012] 所述第四電阻的一端接所述第三電阻的一端和所述第五電阻的一端和所述第一 運算放大器的正輸入端，另一端接所述第四NPN管的基極和集電極和所述第五NPN管的基 極；
[0013] 所述第四NPN管的基極和集電極接在一起再接所述第四電阻的一端和所述第五 NPN管的基極，發射極接地；
[0014] 所述第五電阻的一端接所述第三電阻的一端和所述第四電阻的一端和所述第一 運算放大器的正輸入端，另一端接所述第五NPN管的集電極和所述第六NPN管的基極； [0015] 所述第五NPN管的基極接所述第四電阻的一端和所述第四NPN管的基極和集電 極，集電極接所述第五電阻的一端和所述第六NPN管的基極，發射極接所述第六電阻的一 端；
[0016] 所述第六電阻的一端接所述第五NPN管的發射極，另一端接地；
[0017] 所述第六NPN管的基極接所述第五電阻的一端和所述第五NPN管的集電極，集電 極接所述第一 PMOS管的柵極和所述第二PMOS管的柵極和漏極，發射極接地；
[0018] 所述第二PMOS管的柵極和漏極接在一起再接所述第一 PMOS管的柵極和所述第六 NPN管的集電極，源極接所述第三PMOS管的漏極；
[0019] 所述第三PMOS管的柵極接所述第一 PMOS管的源極和所述第四PMOS管的柵極和 漏極，漏極接所述第二PMOS管的源極，源極電源電壓VCC ;
[0020] 所述第四PMOS管的柵極和漏極接在一起再接所述第一 PMOS管的源極和所述第三 PMOS管的柵極，源極接電源電壓VCC ;
[0021] 所述第一運算放大器的正輸入端接所述第三電阻的一端和所述第四電阻的一端 和所述第五電阻的一端，負輸入端接所述第七NPN管的發射極和所述第七電阻的一端，輸 出端接所述第七NPN管的基極；
[0022] 所述第七NPN管的基極接所述第一運算放大器的輸出端，集電極為輸出電流端 I0UT，發射極接所述第一運算放大器的負輸入端和所述第七電阻的一端；
[0023] 所述第七電阻的一端接所述第七NPN管的發射極和所述第一運算放大器的負輸 入端，另一端接所述第一 NM0S管的漏極；
[0024] 所述第一 NM0S管的柵極接電源電壓VCC，漏極接所述第七電阻的一端，源極接地。
[0025] 所述第一電阻、所述第一 NPN管、所述第二NPN管、所述第二電阻和所述第三NPN 管構成啟動電路，從電源電壓VCC依次第一電阻、所述第一 NPN管、所述第二NPN管形成 電流，然后通過所述第一 NPN管鏡像給所述第三NPN管；所述第四電阻、所述第四NPN管、 所述第五電阻、所述第五NPN管、所述第六電阻構成基準電壓源的核心部分，基準電壓
m為所述第五NPN管和所述第四NPN管的面積比值；啟 動電路提供啟動電流后，電壓基準源正常工作后，由于所述第三NPN管的發射極電壓升高， 所述第三NPN管的發射極就不會有電流流出，所述第六NPN管和所述第二PMOS管構成電壓 基準源正常工作后反饋到基準電壓源核心部分的工作電流，通過所述第二PMOS管鏡像給 所述第一 PMOS管；所述第三PMOS管和所述第四PMOS管是為了減少電源電壓VCC分別對所 述第二PMOS管和所述第一 PMOS管的影響，也即是提高了基準電壓源的電源抑制比；所述第 一運算放大器和所述第七NPN管構成跟隨器，所述第一運算放大器的正輸入端接基準電壓 VREF，所述第一運算放大器的負輸入端的電壓也為VREF，在所述第七電阻和所述第一 NM0S 管工作于線性區時的電阻上產生電流，電流等于VREFAR119+RMN120)，這個電流再通過所 述第七NPN管輸出電流I0UT ;通過設置所述第七電阻為負溫度系數的多晶POLY電阻，所述 第一 NM0S管工作于線性區時，通過把柵極接電源處理，工作于線性區的電阻值通過調節所 述第一 NM0S管的寬長比來設置電阻值；通過調節負溫度系數的所述第七電阻多晶電阻和 正溫度系數的所述第一 NM0S管溝道電阻來達到零溫度系數。
【附圖說明】
[0026] 圖1為本實用新型的零溫度系數電流源的電路圖。
【具體實施方式】
[0027] 以下結合附圖對本【實用新型內容】進一步說明。
[0028] 零溫度系數電流源，如圖1所示，包括第一電阻101、第一 NPN管102、第二NPN管 103、第二電阻104、第三NPN管105、第一 PMOS管106、第三電阻107、第四電阻108、第四NPN 管109、第五電阻110、第五NPN管111、第六電阻112、第六NPN管113、第二PMOS管114、第 三PMOS管115、第四PMOS管116、第一運算放大器117、第七NPN管118、第七電阻119和第 一 NMOS 管 120 :
[0029] 所述第一電阻101的一端接電源電壓VCC，另一端接所述第一 NPN管102的基極和 集電極和所述第三NPN管105的基極；
[0030] 所述第一 NPN管102的基極和集電極接在一起再接所述第一電阻101的一端和所 述第三NPN管105的基極，發射極接所述第二NPN管103的基極和集電極；
[0031] 所述第二NPN管103的基極和集電極接在一起再接所述第一 NPN管102的發射極， 發射極接地；
[0032] 所述第二電阻104的一端接電源電壓VCC，另一端接所述第三NPN管105的集電 極；
[0033] 所述第三NPN管105的基極接第一電阻101的一端和所述第一NPN管102的基極 和集電極，集電極接所述第二電阻104的一端，發射極接所述第三電阻107的一端和所述第 一PMOS管106的漏極；
[0034] 所述第一 PMOS管106的柵極接所述第二PMOS管114的柵極和漏極和所述第六 NPN管113的集電極，漏極接所述第三NPN管105的發射極和所述第三電阻107的一端，源 極接所述第四PMOS管116的柵極和漏極和所述第三PMOS管115的柵極；
[0035] 所述第三電阻107的一端接所述第三NPN管105的發射極和所述第一 PMOS管106 的漏極，另一端接所述第四電阻108的一端和所述第五電阻110的一端和所述第一運算放 大器117的正輸入端；
[0036] 所述第四電阻108的一端接所述第三電阻107的一端和所述第五電阻110的一端 和所述第一運算放大器117的正輸入端，另一端接所述第四NPN管109的基極和集電極和 所述第五NPN管111的基極；
[0037] 所述第四NPN管109的基極和集電極接在一起再接所述第四電阻108的一端和所 述第五NPN管1