一種485電路轉ab相的電路的制作方法
【技術領域】
[0001]本實用新型屬于機器人的數據通信協議轉換的技術領域。
【背景技術】
[0002]中國高度工業化的進程引領了機器人應用技術的快速發展，工業機器人正在迅速地取代各種生產線中的主要勞動力--人。由于噴釉機器人在拖拽示教的過程中需要將其中的一個軸或者幾個軸的電機和本體進行脫開示教以減輕拖拽示教中的作用力。從而使得拖拽示教工作變得輕巧流暢，這幾個和電機脫開的部分就需要在拖拽示教過程中借助編碼器獲取位置。對于此位置信息的獲取現有獲取方式主要有兩種。第一種方式為采用增量式編碼器，這種編碼器價格較為便宜，但是在掉電以后會失去位置信息，滿足不了噴釉機器人需要在上電之初找零點功能。第二種是采用絕對值式編碼器，此種編碼器的通信接口通常為RS485或者BISS類型的數字通信接口，此類型的編碼器分辨率高，掉電后依然可以保存編碼器的位置，但是有許多類型的控制器沒有此類型的接口，這就需要借助于驅動器和電機以獲取相應類型的通信接口，會增加成本且占去較大的空間影響美觀。
【發明內容】
[0003]本實用新型的目的是提供一種485電路轉AB相的電路，是為了解決現有噴釉機器人在一個軸或者幾個軸的電機和本體進行脫開示教時需要獲取位置信息，但現有獲取上述位置信息的方式存在掉電以后會失去位置信息和許多類型的控制器沒有RS485或者BISS類型的數字通信接口的問題。
[0004]所述的目的是通過以下方案實現的:所述的一種485電路轉AB相的電路，它包括差分轉換器Ul?U12、數字光電耦合器U13?U16、485收發器U17?U20、232收發器1、EPCS配置芯片電路2、Jtag接口 3、FPGA芯片電路4、SM-6P-PCB插座Jl?J4 ;
[0005]FPGA芯片電路4的第一路AB相的三個數據輸出端分別與差分轉換器Ul?U3的輸入端連接，FPGA芯片電路4的第二路AB相的三個數據輸出端分別與差分轉換器U4?U6的輸入端連接，FPGA芯片電路4的第三路AB相的三個數據輸出端分別與差分轉換器U7?U9的輸入端連接，FPGA芯片電路4的第四路AB相的三個數據輸出端分別與差分轉換器UlO?U12的輸入端連接，差分轉換器Ul?U3的輸出端分別為第一路AB相的數據輸出Al端、數據輸出BI端和數據輸出Zl端；差分轉換器U4?U6的輸出端分別為第二路AB相的數據輸出A2端、數據輸出B2端和數據輸出Z2端；差分轉換器U7?U9的輸出端分別為第三路AB相的數據輸出A3端、數據輸出B3端和數據輸出Z3端；差分轉換器UlO?U12的輸出端分別為第四路AB相的數據輸出A4端、數據輸出B4端和數據輸出TA端；FPGA芯片電路4的第一路485數字信號輸入輸出端通過數字光電親合器U13與485收發器U17的數字信號輸出輸入端連接，FPGA芯片電路4的第二路485數字信號輸入輸出端通過數字光電耦合器U14與485收發器U18的數字信號輸出輸入端連接，FPGA芯片電路4的第三路485數字信號輸入輸出端通過數字光電耦合器U15與485收發器U19的數字信號輸出輸入端連接，FPGA芯片電路4的第四路485數字信號輸入輸出端通過數字光電耦合器U16與485收發器U20的數字信號輸出輸入端連接，FPGA芯片電路4的串行數據輸入輸出端與EPCS配置芯片電路2的串行數據輸出輸入端連接，FPGA芯片電路4的232數據信號輸入輸出總線端與232收發器I的數據輸出輸入總線端連接，FPGA芯片電路4的Jtag測試數據輸出輸入端連接在Jtag接口 3上；485收發器U17?U20的485通信數據輸出輸入端分別連接SM-6P-PCB插座Jl?J4 ;485收發器U17?U20采用隔離電源獨立供電。
[0006]本實用新型可以穩定的將絕對值編碼器的RS485信號轉化為AB相信號并準確的獲取各個軸的位置信息滿足機器人的要求。解決了增量式編碼器無法讀取初始位置和RS485接口類型的編碼器無法與控制器進行通信的問題。本實用新型將主電路的電源與485收發器的電源采用隔離電源的方式分別供電，對四路485收發器的信號采用光耦隔離以減少機器人現場應用中所帶來的噪聲干擾。485收發器的接頭采用SM-6P-PCB伺服接插件。通過以上措施增強485收發器的抗干擾能力，使其可以2.5Mbps的速率通過8_10m的長距離電纜進行穩定的傳輸。
【附圖說明】
[0007]圖1是本實用新型的整體電路結構示意圖。
【具體實施方式】
[0008]【具體實施方式】一:結合圖1所示，它包括差分轉換器Ul?U12、數字光電耦合器U13?U16、485收發器U17?U20、232收發器1、EPCS配置芯片電路2、Jtag接口 3、FPGA芯片電路4、SM-6P-PCB插座Jl?J4 ;
[0009]FPGA芯片電路4的第一路AB相的三個數據輸出端分別與差分轉換器Ul?U3的輸入端連接，FPGA芯片電路4的第二路AB相的三個數據輸出端分別與差分轉換器U4?U6的輸入端連接，FPGA芯片電路4的第三路AB相的三個數據輸出端分別與差分轉換器U7?U9的輸入端連接，FPGA芯片電路4的第四路AB相的三個數據輸出端分別與差分轉換器UlO?U12的輸入端連接，差分轉換器Ul?U3的輸出端分別為第一路AB相的數據輸出Al端、數據輸出BI端和數據輸出Zl端；差分轉換器U4?U6的輸出端分別為第二路AB相的數據輸出A2端、數據輸出B2端和數據輸出Z2端；差分轉換器U7?U9的輸出端分別為第三路AB相的數據輸出A3端、數據輸出B3端和數據輸出Z3端；差分轉換器UlO?U12的輸出端分別為第四路AB相的數據輸出A4端、數據輸出B4端和數據輸出TA端；FPGA芯片電路4的第一路485數字信號輸入輸出端通過數字光電親合器U13與485收發器U17的數字信號輸出輸入端連接，FPGA芯片電路4的第二路485數字信號輸入輸出端通過數字光電耦合器U14與485收發器U18的數字信號輸出輸入端連接，FPGA芯片電路4的第三路485數字信號輸入輸出端通過數字光電耦合器U15與485收發器U19的數字信號輸出輸入端連接，FPGA芯片電路4的第四路485數字信號輸入輸出端通過數字光電耦合器U16與485收發器U20的數字信號輸出輸入端連接，FPGA芯片電路4的串行數據輸入輸出端與EPCS配置芯片電路2的串行數據輸出輸入端連接，FPGA芯片電路4的232數據信號輸入輸出總線端與232收發器I的數據輸出輸入總線端連接，FPGA芯片電路4的Jtag測試數據輸出輸入端連接在Jtag接口 3上；485收發器U17?U20的485通信數據輸出輸入端分別連接SM-6P-PCB插座Jl?J4 ;485收發器U17?U20采用隔離電源獨立供電。
[0010]所述差分轉換器U