一種航空電子設備啟動板的控制電路的制作方法
【技術領域】
[0001]本發明涉及一種航空電子設備啟動板的控制電路，屬于機載控制技術領域。
【背景技術】
[0002]AAP(av1nics activat1n panel，航空電子設備啟動板)控制電路，是航電設備中不可缺少的部分，在各種軍用民用無人機中都有廣泛的應用，無人機搭載特定的航電設備執行特定的任務，由地面控制設備對其進行控制，為了節省燃料，一般到達執行任務地點后才打開執行任務的航電設備，為了更好的完成特定任務及增加飛行距離，對設備的低功耗要求較高，同時對于控制航電設備上下電的AAP電路的可靠性要求也更高，AAP電路的失效不能影響執行關鍵任務的其他航電設備的正常運行。
[0003]目前的常用的AAP控制電路多是采用需要持續驅動才能保持吸合狀態的繼電器，驅動源失效則被控制的其他航電設備也無法正常工作，此外由于持續提供驅動信號，額外的功耗也增加。可見傳統的AAP控制電路及方法在高可靠性及低功耗方面都有不足。
【發明內容】
[0004]本發明的目的是提供一種航空電子設備啟動板的控制電路，以解決傳統航空電子設備啟動板AAP的控制電路可靠性低、功耗高的問題。
[0005]本發明為解決上述技術問題提供了一種航空電子設備啟動板的控制電路，該控制電路包括磁保持繼電器、處理器和上位機，所述磁保持繼電器用于設置在航空電子設備啟動板上，用于串接在需要控制的上電、下電的機載設備的控制線回路中，處理器與上位機通信連接，用于接收上位機的控制命令，所述處理器的數據、地址及控制總線通過CPLD及光電耦合芯片與磁保持繼電器的激勵端連接，用于根據上位機的控制命令控制磁保持繼電器的吸合。
[0006]所述的磁保持繼電器為下電保持吸合狀態的磁保持繼電器。
[0007]所述的處理器通過CPLD芯片與磁保持繼電器的激勵端相連，所述CPLD芯片用于對處理器的控制信號進行時序處理，輸出符合磁保持繼電器的動作時間要求的控制脈沖。
[0008]所述CPLD芯片與磁保持繼電器的激勵端之間通過光電耦合芯片連接，由光電耦合芯片將CPLD輸出的小電壓脈沖信號轉換到大電壓脈沖信號并送給磁保持繼電器的激勵端。
[0009]所述的處理器采用ARM處理器，該ARM處理中設置有外部存儲器控制器單元，ARM處理器的外部存儲器控制單元的讀寫控制信號、數據和地址信號與CPLD相連接，由CPLD對讀寫控制信號、數據和地址信號進行時序處理以產生符合磁保持繼電器吸合的控制脈沖信號。
[0010]所述的ARM處理器還具備UART單元，ARM處理器通過其UART單元與上位機連接。
[0011]ARM處理器的UART單元通過RS422驅動芯片與上位機連接。完成解析上位機對各個航電設備的上電順序信息的功能。
[0012]所述磁保持繼電器的輸出端與CPLD連接，用于將磁保持繼電器的吸合狀態傳輸給CPLD，CPLD采集后通過ARM處理器傳輸給上位機，使上位機能實時監測代表各機載設備上下電狀態的磁保持繼電器的吸合狀態。
[0013]所述磁保持繼電器的輸出端與CPLD之間通過光電耦合芯片連接，該光電耦合芯片用于將磁保持繼電器輸出端輸出的繼電器吸合狀態的大電壓信號轉換為小電壓信號并傳輸給CPLD。
[0014]本發明的有益效果是:本發明的AAP控制電路包括磁保持繼電器、處理器和上位機，處理器與上位機通信連接，用于接收上位機的控制命令，處理器通過CPLD及光耦與磁保持繼電器的激勵端連接，用于根據上位機的控制命令控制磁保持繼電器的吸合。本發明通過控制磁保持繼電器的兩個激勵端，使繼電器左右吸合，繼電器吸合后，可保持住本次的吸合狀態，繼電器僅吸合瞬間產生額外功耗。本發明解決了以往AAP控制電路需要不斷對繼電器控制端輸出控制信號消耗功率的弊端，通過處理器還可以回讀到磁保持繼電器的吸合狀態，通過處理器解析各個機載設備的上電順序及上電間隔時間要求，達到智能控制各種機載設備上電的目的。
【附圖說明】
[0015]圖1是本發明AAP控制電路的電路原理圖；
[0016]圖2是磁保持繼電器控制原理示意圖；
[0017]圖3是本發明AAP控制電路的工作流程圖。
【具體實施方式】
[0018]下面結合附圖對本發明的【具體實施方式】做進一步的說明。
[0019]本發明的航空電子設備啟動板AAP的控制電路包括磁保持繼電器、處理器和上位機，處理器與上位機通信連接，用于接收上位機的控制命令，處理器通過CPLD及光耦與磁保持繼電器的激勵端連接，用于根據上位機的控制命令控制磁保持繼電器的吸合。通過控制磁保持繼電器的兩個激勵端，使繼電器左右吸合，繼電器吸合后，可保持住本次的吸合狀態，繼電器僅吸合瞬間產生額外功耗。磁保持繼電器在航空電子設備啟動板上，用于串接在需要控制上電下電的機載設備的控制線包回路中，磁保持繼電器輸出小信號(一般為地或開信號)控制機載設備的上電繼電器吸合，實現小信號控制大信號的目的，其控制原理如圖2所示，其中圖2的右側屬于其他機載設備電路。
[0020]本實施例中航空電子設備啟動板AAP的控制電路如圖1所示，處理器采用具備UART單元和外部存儲器控制器單元的ARM處理器，磁保持繼電器采用下電保持吸合狀態的記憶性磁保持繼電器，ARM處理器通過CPLD芯片與磁保持繼電器的激勵端連接，CPLD芯片用于產生磁保持繼電器吸合脈沖信號，ARM處理器的UART單元機通過RS422驅動芯片與上位機連接，實現和上位機的全雙工通信。ARM處理器的外部存儲器控制器單元的片選(Cs)信號、讀使能信號(0e)、寫使能信號(We)、地址信號(Addr[X:0])和數據信號(Data[X:0]和CPLD芯片相連接，實現ARM控制CPLD產生控制繼電器吸合脈沖信號的功能。ARM的寫動作包括Cs低有效、We低有效，地址線Addr [X:0]為一個設計的具體地址如0X100，當CPLD的邏輯進程檢測到上述信號有效時將數據線Data[X:0]上的有效數據保存在內部的寄存器中，根據寄存器的數據及地址產生控制機載設備的上電或下電脈沖，其中:地址如0X100確定控制的是機載設備A、設備B還是設備C ;數據控制所選機載設備是上電還是下電；吸合脈沖根據不同型號的磁保持繼電器而略有不同，本發明選用的磁保持繼電器對吸合脈沖的要求為:持續時間1ms左右的高脈沖。當脈沖過后，光電耦合芯片導通截至，送給磁保持繼電器的激勵消失，磁保持繼電器不消耗能量。用CPLD產生脈沖信號的邏輯實現方法很多，在這里不在敘述。
[0021]此外，CPLD