成電路的電路圖。
[0012]圖4是本發明射頻集成電路的的電路圖。
[0013]圖5是本發明門鎖驅動控制與電量檢測集成電路的電路圖。
[0014]圖6是本發明鎖狀態檢測及開關集成電路的電路圖。
[0015]圖7是本發明時鐘芯片集成電路的電路圖。
[0016]圖8是本發明存儲器集成電路的電路圖。
[0017]圖9是本發明電源集成電路的電路圖。
[0018]圖10本發明Zigbee模塊集成電路的電路圖。
[0019]圖11是本發明蜂鳴器報警集成電路的電路圖。
[0020]圖12本發明LED集成電路的電路圖。
【具體實施方式】
[0021]基于Zigbee無線智能門鎖的控制電路，包括有MCU模塊集成傳輸電路，與MCU模塊集成傳輸電路連接的MCU集成電路、讀卡發送和檢測集成電路、射頻集成電路、門鎖驅動控制與電量檢測集成電路、鎖狀態檢測及開關集成電路、時鐘芯片集成電路、存儲器集成電路、電源集成電路、Zigbee模塊集成電路、蜂鳴器報警集成電路和LED集成電路； 見圖1，MCU模塊集成傳輸電路包括有單片機V4 ;
見圖2，MCU集成電路包括有JTAG仿真器J8，晶振Y2，電容C23、C24、C6，電阻Rl5和開關二極管D3 ; JTAG仿真器J8的2腳連接VCC_33，9腳連接地，1、3、5和7腳分別連接單片機V4的54、55、56和57腳；開關二極管D3的負極與電阻Rl5的上端并聯連接VCC_33，開關二極管的D3正極與R15下端、電容C6的上端并聯連接到JTAG仿真器J8的11腳，電容C6的下端接地；電容C23的左端和電容C24的左端并聯接地，電容C23的右端與晶振Y2的上端并聯連接到單片機V4的8腳，電容C24的右端與晶振Y2并聯連接到單片機V4的9腳；
見圖3，讀卡發送和檢測集成電路包括有插座J9，場效應管Ql，電磁感應線圈L1、L2，電容C13、C21、C14、C15和C22，電阻R28、R27和R30，開關二極管D2 ;插座J9的I腳連接ANTA端，插座J9的2腳接地，場效應管Ql的柵極連接芯片V6的腳43，場效應管Ql的漏極與電磁感應線圈LI的下端、電容C21的上端并聯連接至電容C22的左端，電容C22的右端與電磁感應線圈L2的左端連接，場效應管Ql的源極與電容C21的下端并聯接地，電磁感應線圈LI的上端與電容C13的左端并聯接入VCC_33，電容C13的右端接地，電磁感應線圈L2的右端、電阻R30上端、開關二極管D2的正極并聯連接至ANTA端，電阻R30的下端接地，開關二極管D2的負極與電阻R27的下端并聯連接至電容C15的左端，電容C15的右端接地；電阻R27的上端與電容C14左端、電阻R28的左端并聯連接至單片機V4的3腳，電阻R28的右端和電容C14的右端并聯接地；
見圖4，射頻集成電路包括有芯片V6，電容C5、C16、C17、C18、C19和C20、晶振Y3，電阻R29和二極管Dl ;芯片V6的38腳、4腳、5腳和6腳分別連接單片機V4的28腳、29腳、30腳和31腳，芯片V6的I腳、3腳和39腳均連接單片機V4的16腳，芯片V6的8腳、21腳、23腳、41腳、46腳接地，芯片V6的7腳、9腳、45腳連接VCC_33，芯片V6的2腳連接電容C5的右端，電容C5的左端接地，芯片V6的10腳、芯片V6的11腳通過電容C16、芯片V6的12腳通過電容C17并聯接入GND端，二極管Dl的正極連接ANTA端，二極管Dl的負極與電阻R29的上端、電容C18的上端并聯連接至芯片V6的13腳，電阻R29的下端與電容C18的下端并聯連接GND端，晶振Y3的左端與電容C19的上端并聯連接至芯片V6的18腳，晶振Y3的右端與電容C20的上端并聯連接至芯片V6的19腳，電容C19的下端和電容C20的下端并聯接地；
見圖5，門鎖驅動控制與電量檢測集成電路包括有PNP三極管T7、T5和Τ6、ΝΡΝ三極管Τ2、Τ3 和 Τ4、電阻 R12、R13、R18、R19、R21、R22、R23、R24、R25 和 R26 ； NPN 三極管 Τ2、Τ3和Τ4的發射極均接地，NPN三極管Τ2的基極連接電阻R21的右端，NPN三極管Τ2的集電極連接電阻R18的左端，電阻R21的左端連接單片機V4的22腳，電阻R18的右端與電阻R12的左端并聯連接至PNP三極管Τ6的基極，電阻R12的右端與PNP三極管Τ6的發射極并聯連接至VCC_IN，PNP三極管T6的集電極與電阻R26的上端、電阻R13的左端并聯連接，電阻R13的右端與電阻R19的左端并聯連接至單片機V4的2腳，電阻R19的右端接地，電阻R26的下端與PNP三極管T5的發射極、PNP三極管T7的發射極并聯連接，電阻R23的左端與PNP三極管T5的集電極、NPN三極管T3的集電極并聯連接至LOCK POffERl端，電阻R23的右端連接PNP三極管T7的基極，電阻R22的右端連接PNP三極管T5的基極，電阻R22的左端與PNP三極管T7的集電極、NPN三極管T4的集電極并聯連接LOCK P0WER2端，電阻R24的右端連接NPN三極管T3的基極，電阻R24的左端連接單片機V4的20腳，電阻R25的右端連接NPN三極管T4的基極，電阻R25的左端連接單片機V4的21腳，NPN三極管T3和T4的發射極均接地；
見圖6，鎖狀態檢測及開關集成電路包括有芯片J1，電容C2和電阻Rl、R2、R3、R4、R5和R6 ;芯片Jl的I腳與電容C2的下端并聯到LOCK POffERl端，芯片Jl的2腳與電容C2的上端并聯到LOCK P0WER2端，芯片Jl的3腳和7腳接地，芯片Jl的8腳連接VCC_IN端，芯片Jl的4腳連接電阻R6的一端，芯片Jl的5腳連接電阻R5的一端，芯片Jl的6腳連接電阻R4的一端；電阻R6的另一端與電阻R3的一端并聯到單片機V4的17腳，電阻R5的另一端與電阻R2的一端并聯到單片機V4的18腳，電阻R4的另一端與電阻Rl的一端并聯到單片機V4的19腳，電阻的Rl、R2、R3的另一端并聯連接VCC33 ；
見圖7，時鐘芯片集成電路包括有時鐘芯片U1，電容C9、C7，電阻R8、R9，和晶振Yl ;時鐘芯片Ul的2腳與晶振Yl的左端連接，時鐘芯片Ul的I腳和晶振Yl的右端并聯連接至電容C7的左端，時鐘芯片Ul的8腳與電容C9的上端并聯連接至VCC_33，時鐘芯片Ul的4腳與電容C9的下端、電容C7的右端并聯接地，電阻R8的上端與電阻R9的上端并聯連接至VCC_33，電阻R8的下端與時鐘芯片Ul的5腳并聯連接至單片機V4的42腳，電阻R9的下端與時鐘芯片Ul的6腳并聯連接至單片機V4的41腳；
見圖8，存儲器集成電路包括存儲芯片V1、電阻RlO和Rll ;存儲芯片Vl的I腳、2腳、3腳、4腳并聯接地，存儲芯片Vl的5腳與電阻Rll的下端并聯連接至單片機V4的腳6，存儲芯片Vl的6腳與電阻RlO的下端并聯連接至單片機V4的腳5，存儲芯片Vl的7腳接地，存儲芯片Vl的8腳與電阻RlO的上端、電阻Rll的上端并聯連接至單片機V4的腳4 ；
見圖9，電源集成電路包括有芯片V2，電容C3、C12和C8，極性電容ClO和C4 ;電容C3、C12的上端、極性電容C4的正極和芯片V2的輸出端3并聯連接到VCC_33，電容C3、C12、C8的下端、極性電容C4、ClO的負極和芯片V2的接地端I并聯接地，電容C8的上端和極性電容ClO的正極與芯片V2的輸入端2并聯接入VCC_IN ；
見圖10，zigbee集成電路模塊包括有芯片V5，芯片V5的腳I接地，芯片V5的VDD端接VCC_33，芯片V5的Pl.7端接單片機V4的腳32，芯片V5的Pl.6端接單片機V4的腳33，芯片V5的RST端接單片機V4的腳58 ;
見圖11，蜂鳴器報警集成電路，包括有三極管Tl、電阻R16和蜂鳴器BEEP1，三極管Tl的發射極接地，三極管Tl的基極連接R16的右端，三極管Tl的集電極連接蜂鳴器BEEPl的下端腳，電阻R16的左端連接單片機V4的13腳，蜂鳴器BEEPl的上端腳連接VCC_33。
[0022]見圖12，LED集成電路包括有指示燈LED和電阻Rl7，指示燈LED的負極接地，指示燈LED的正極連接電阻R17的右端，R17的左端連接單片機V4的14腳。
[0023]本發明的工作流程:
系統上電后，電源集成電路得到穩定的電壓，將相關電路模塊初始化，當有卡片靠近插座J9的ANTA端時，單片機V4檢測到讀卡發送和檢測集成電路的分壓電路的電壓減小，芯片V6讀取卡片中的信息，單片機V4通過SPI總線讀取芯片V6存儲的信息，這樣就完成了卡片的讀取，讀卡的同時，時鐘芯片Ul得到當前的時間，然后將卡片信息和時間存儲在存儲芯片Vl中。若卡片為白名單，單片機V4控制門鎖驅動控制與電量檢測集成電路和鎖狀態檢測及開關集成電路完成開門動作，同時單片機V4將數據通過zigbee集成電路模塊發送給對應的zigbee主機，zigbee主機將數據解析后發送給上位機，上位機處理并下發給zigbee主機，主機