一種低功耗的電源調節電路的制作方法
【技術領域】
[0001]本發明涉及一種電子電路，具體涉及一種低功耗的電源調節電路。
【背景技術】
[0002]圖1為傳統的電源調節電路，通常放置于受電單元前，其工作原理如下:輸入電源Vin上電之后，MP10、R9支路流過電流，通過MPlO和MPll構成的電流鏡作用，MPll流過電流并不斷抬高齊納管D2陰極端電位；此時，若Vin電壓小于齊納管D2的反向擊穿電壓V BV，則齊納管D2陰極端電位最終穩到Vin電壓，輸出電源VCC電壓為VCC = V IN-VTHN;若V IN電壓大于VBV，則D2陰極端電位被鉗制為VBV，輸出電源VCC電壓為VCC = Vbv-Vthn。其中Vthn為麗12管的閾值電壓。通過上述分析可知，在輸入電源電壓高于齊納管擊穿電壓時，該電路輸出電源電壓隨齊納管擊穿電壓和NMOS管閾值電壓變化而變化；在輸入電源電壓低于齊納管擊穿電壓時，輸出電源電壓為輸入電源電壓減去一個NMOS管閾值電壓，這就要求輸入電源電壓必須比受電單元的工作電壓高一個NMOS管的閾值電壓才能保證受電單元正常工作，大大縮小電源調節電路的應用范圍。
【發明內容】
[0003]本發明針對【背景技術】存在的缺陷，提出了一種低功耗的電源調節電路。通過兩級電源調節模塊級聯的方式，以達到當輸入電源電壓高于設置電壓時輸出電源電壓恒定為設置電壓，當輸入電源電壓低于設置電壓高于電源調節電路工作電壓時，輸出電源電壓跟隨輸入電源電壓；當外部關斷信號低于一閾值時，本發明可關閉電源調節電路的大部分耗電單元，從而降低電源調節電路的關斷功耗，實現較低功耗。
[0004]本發明的技術方案如下:
[0005]—種低功耗的電源調節電路，包括第一電源調節模塊、關斷模塊、第二電源調節模塊和基準電壓模塊；所述第一電源調節模塊的輸入端連接輸入電源，輸出端連接輸出電源、關斷模塊的輸入端和基準電壓模塊的輸入端；所述關斷模塊的輸入端連接外部關斷信號SD、輸入電源和第一電源調節模塊的輸出端，輸出端連接第二電源調節模塊和基準電壓模塊的輸入；基準電壓的輸出端連接第二電源調節模塊的輸入端；所述第二電源調節模塊輸入端連接輸入電源、關斷模塊和基準電壓模塊，輸出端為輸出電源。
[0006]進一步地，所述第一電源調節模塊包括第一 NMOS管ΜΝ0、第二 PMOS管MPl和第三PMOS管MP2、第二 NMOS管麗1、第一電阻RO、第一齊納管DO ;所述第一電阻RO —端接第二NMOS管麗I的柵端、第二 NMOS管麗I的漏端、關斷模塊和第二電源調節模塊中的參考電壓，另一端接第二 PMOS管MPl的柵端、第二 PMOS管MPl的漏端和第三PMOS管MP2的柵端；第二 NMOS管MNl的源端接地；第三PMOS管MP2的源端接輸入電源；第二 PMOS管MPl的源端接輸入電源；第一 NMOS管MNO的漏端接輸入電源，第一 NMOS管MNO源端接輸出電源、第二電源調節模塊中的參考電壓模塊、基準電壓模塊和第二電源模塊輸出端，柵端接第一齊納管DO的陰極端和第三PMOS管MP2的漏端；第一齊納管DO陽極端接地，陰極端接第一 NMOS管MNO的柵端和第三PMOS管MP2的漏端。
[0007]進一步地，所述關斷模塊包括第四NMOS管MN3、第五NMOS管MN4、第六NMOS管MN5、第七NMOS管MN6、第三PMOS管MP2、第四PMOS管MP3、第五PMOS管MP4、第四電阻R3、第二齊納管Dl、第一反相器INVl、第二反相器INV2 ;所述第七NMOS管MN6漏端接輸入關斷信號，柵端接輸出電源，源端接第一反相器INVl輸入端和第四電阻R3的一端；所述第四電阻R3的另一端接地；所述第一反相器INVl輸出端接第二反相器INV2輸入端和第六NMOS管麗5的柵端；所述第二反相器INV2輸出端接第五NMOS管MN4的柵端、第二電源調節模塊、基準電壓模塊；所述第五NMOS管MN4的源端接第四NMOS管MN3的漏端和第六NMOS管MN5的源端，第五NMOS管MN4的漏端接第三PMOS管MP2的漏端、第三PMOS管MP2的柵端和第四PMOS管MP3的柵端；所述第四NMOS管麗3源端接地，第四NMOS管麗3的柵端接第一電源調節模塊中第二 NMOS管MNl的漏端和柵端以及第二電源調節模塊；所述第三PMOS管MP2源端接輸入電源；所述第四PMOS管MP3源端接輸入電源，第四PMOS管MP3的漏端接第六NMOS管麗5的漏端、第五PMOS管MP4的柵端和第二齊納管Dl的陽極端；所述第二齊納管Dl的陰極端接輸入電源，陽極端接第四PMOS管MP3的漏端、第六NMOS管麗5的漏端和第五PMOS管MP4的柵端；所述第五PMOS管MP4的源端接輸入電源，第五PMOS管MP4的漏端接第二電源調節模塊。
[0008]進一步地，所述第二電源調節模塊包括第一 PMOS管MPO、第三NMOS管麗2、第二電阻R1、第三電阻R2、第一運放0P1、第一開關S1、第二開關S2和參考電壓模塊；所述第一開關SI —端接參考電壓模塊，第一開關SI另一端接第一運放OPl的負相輸入端和第二開關S2 一端；所述第二開關S2另一端接基準電壓模塊；所述第一 PMOS管MPO源端接輸入電源，第一 PMOS管MPO柵端接第一運放OPl輸出端和關斷模塊中第五PMOS管MP4管的漏端，第一 PMOS管MPO漏端接輸出電源和第二電阻Rl —端；所述第二電阻Rl另外一端接電源運放OPl的正向輸入端和第三電阻R2 —端；所述第三電阻R2另外一端接第三NMOS管MN2的漏端；所述第三NMOS管麗2柵端接關斷模塊中第二反相器INV2輸出端，第三NMOS管麗2的源端接地。
[0009]進一步地，所述參考電壓模塊包括啟動支路、正溫系數電流生成支路、電壓合成支路以及第三反相器INV3 ;
[0010]所述啟動支路包括第八NMOS管MN7、第九NMOS管MN8、第^^一 NMOS管MNlO、第五PMOS管MP4、第六PMOS管MP5、第七PMOS管MP6和第一 NPN管QO ;所述第八NMOS管MN7的柵端接第一電源調節模塊中第二 NMOS管麗I管的柵端和漏端，第八NMOS管麗7的源端接地，第八NMOS管MN7的漏端接第七PMOS管MP6的漏端；所述第七PMOS管MP6的源端接第五PMOS管MP4的柵端、第五PMOS管MP4的漏端和第六PMOS管MP5的柵端?’第五PMOS管MP4的源端接輸出電源；第六PMOS管MP5的源端接輸出電源，第五PMOS管MP5的漏端接第九NMOS管MN8漏端、柵端和第^^一 NMOS管MNlO的柵端；所述第九NMOS管MN8的源端接第一NPN管QO的基極和集電極，所述第一 NPN管QO的發射極接地；
[0011]所述正溫系數電流生成支路包括第八PMOS管MP7、第九PMOS管MP8、第十NMOS管MN9和第五電阻R4和第二 NPN管Ql和第三NPN管Q2 ;所述第八PMOS管MP7的源端接輸出電源，第八PMOS管MP7的柵端接第八PMOS管MP7的漏端、第九PMOS管MP8的柵端、第十PMOS管MP9的柵端、第二 NPN管Ql的集電極、第i^一 NMOS管MNlO的漏端；所述第九PMOS管MP8的源端接輸出電源，第九PMOS管MP8的漏端接第三NPN管Q2的集電極和基極、第二NPN管Ql的基極和第十NMOS管MN9的漏端；所述第三NPN管Q2的發射極接地；所述第二NPN管Ql的發射極串聯第五電阻R4到地；所述第十NMOS管MN9的源端接地；
[0012]所述電壓合成支路包括第十PMOS管MP9、第六電阻R5和第四NPN管Q3 ;所述第六電阻R5 —端接第十PMOS管MP9的漏端、第一開關SI —端和第^^一 NMOS管麗10的源端，第六電阻R5另一端接第四NPN管Q3的基極和集電極；第四NPN管Q3的發射極接地；
[0013]所述第三反相器INV3輸入接關斷模塊中第二反相器INV2的輸出端，輸出接第七PMOS管MP6的柵端和第十NMOS管MN9的柵端。
[0014]進一步地，所述基準電壓模塊包括第七電阻R6、第八電阻R7、第九電阻R8和第五NPN管Q4、第六NPN管Q5和第二運放0P2和第十二 NMOS管麗11 ;所述第七電阻R6 —端接第五NPN管Q4的基極和集電極、第二運放0P2的正向輸入端，第七電阻R6另一端接第十二NMOS管MNll的源端和第八電阻R7的一端，第八電阻R7的另一端接第九電阻R8 —端和第二運放0P2的負向輸入端，第九電阻R8的另一端接第六NPN管Q5的基極和集電極；第五NPN管Q4的發射極接地，第六NPN管Q5的發射極接地；第十二 NMOS管麗11的柵端接第二運放0P2的輸出端，第十二 NMOS管麗11的漏端接輸出電源；第二運放0P2接第二反相器INV2的輸出端。
[0015]本發明的有益效果為:
[0016]本發明提供的一種低功