機車智能顯示系統和方法
【技術領域】
[0001]本發明實施例涉及機車自動控制技術領域，尤其涉及一種機車智能顯示系統和方法。
【背景技術】
[0002]機車顯示單元是整個機車系統中一個重要的組成部分，為操作人員實時掌握機車運行狀態、輔助控制機車其他設備提供了重要的手段。而新型電力機車對于機車顯示單元功能和應用要求的不斷提高。
[0003]現有顯示單元的功能卻仍然限于邏輯處理與狀態顯示。當機車出現故障時顯示單元作為機車總線端口數據的接收終端，操作人員的需求已不僅僅是提醒，還需要更進一步的故障應急處理指導以防止嚴重機車機破的發生。
【發明內容】
[0004]本發明實施例提供一種機車智能顯示系統和方法，以克服現有技術中機車對于故障，系統只做出提醒或報警，無法保證系統正常工作的問題。
[0005]本發明的一種機車智能顯示系統，包括:顯示屏，還包括:
[0006]用于接收機車總系統發送的數據，并進行邏輯處理向所述顯示屏發送顯示數據的主處理器、用于接收機車總系統發送的數據，并進行實時存儲和故障應急處理的FPGA處理器、用于加載啟動所述主處理器的主處理器系統盤、用于加載啟動所述FPGA處理器的FPGA處理器系統盤、用于轉儲所述主處理器數據的FLASH數據存儲模塊、用于擴展存儲所述FPGA處理器數據的擴展CF存儲卡、用于連接外圍設備連接的對外接口模塊、用于采集所述主處理器和所述FPGA處理器的工作狀態的狀態采集模塊；
[0007]所述狀態采集模塊分別與所述主處理器和所述FPGA處理器連接，所述主處理器與所述主處理器系統盤、所述FLASH數據存儲模塊連接，所述FPGA處理器與所述FPGA處理器系統盤、所述擴展CF存儲卡連接，所述對外接口模塊分別于所述主處理器、所述FPGA處理器連接。
[0008]進一步地，所述FPGA處理器，還用于:
[0009]將所述應急處理方案發送至處理器，以使顯示屏顯示所述處理方案。
[0010]進一步地，還包括:
[0011]用于復位所述主處理器、所述FPGA處理器的復位指示模塊，所述復位指示模塊通過I/O接口與所述主處理器、所述FPGA處理器連接。
[0012]進一步地，還包括:
[0013]用于連接具有PC104總線結構的設備或網絡接口板卡的擴展PC104接口，所述擴展PC104接口與所述主處理器連接。
[0014]進一步地，還包括:
[0015]用于將所述主處理器、所述FPGA處理器的緩存數據通過并行準串行的方式輸出的接口轉換模塊，所述接口轉換模塊分別于所述主處理器、所述FPGA處理器連接。
[0016]進一步地，所述接口模塊，包括:
[0017]用于連接總線網絡并進行端口數據交互的RS422接口、用于與網絡中的外圍設備數據交互的以太網接口、用于外接U盤加載數據的USB接口、用于與鼠標及顯示器連接的PS2接口以及DVI接口、用于所述主處理器、所述FPGA處理器參數設定和軟件調試的RS232接口。
[0018]本發明還提供一種機車智能顯示方法，包括:
[0019]FPGA處理器接收機車總系統發送的數據，并將所述數據存入本地數據庫中；
[0020]所述FPGA處理器讀取所述本地數據庫中的數據，并將所述數據存入指定循環動態鏈表中；
[0021]判斷所述數據是否超出預存的標準數據范圍值，若是，則將超出標準數據范圍值的數據從所述指定循環動態鏈表節點取出；
[0022]根據所述超出標準數據范圍值的數據確定故障設備；
[0023]根據預設的分析策略以及所述故障設備確定故障原因；
[0024]根據所述故障原因對故障設備進行處理。
[0025]進一步地，所述根據所述故障原因對故障設備進行處理之后，還包括:
[0026]將處理故障設備的處理方案發送至主處理器，以使顯示屏顯示所述處理方案。
[0027]本發明機車智能顯示系統包括主處理器和FPGA處理器，所述主處理器接收機車總系統發送的數據，并進行邏輯處理向所述顯示屏發送顯示數據，該FPGA處理器實時存儲和故障應急處理，解決了現有技術中當機車發生故障時，系統只做出提醒或報警的問題，實現了機車運行數據的實時監測、本地記錄、智能分析，顯示屏顯示故障的應急處理方案。
【附圖說明】
[0028]為了更清楚地說明本發明實施例或現有技術中的技術方案，下面將對實施例或現有技術描述中所需要使用的附圖作一簡單地介紹，顯而易見地，下面描述中的附圖是本發明的一些實施例，對于本領域普通技術人員來講，在不付出創造性勞動性的前提下，還可以根據這些附圖獲得其他的附圖。
[0029]圖1為本發明機車智能顯示系統結構示意圖；
[0030]圖2為本發明機車智能顯示方法流程圖。
【具體實施方式】
[0031]為使本發明實施例的目的、技術方案和優點更加清楚，下面將結合本發明實施例中的附圖，對本發明實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例是本發明一部分實施例，而不是全部的實施例。基于本發明中的實施例，本領域普通技術人員在沒有作出創造性勞動前提下所獲得的所有其他實施例，都屬于本發明保護的范圍。
[0032]圖1為本發明機車智能顯示系統結構示意圖，如圖1所示，本實施例系統包括:
[0033]用于顯示機車系統數據的顯示屏101、用于接收機車總系統發送的數據，并進行邏輯處理向所述顯示屏發送顯示數據的主處理器102、用于接收機車總系統發送的數據，并進行實時存儲和故障應急處理的FPGA處理器103、用于加載啟動所述主處理器的主處理器系統盤104、用于加載啟動所述FPGA處理器的FPGA處理器系統盤105、用于轉儲所述主處理器數據的FLASH數據存儲模塊106、用于擴展存儲所述FPGA處理器數據的擴展CF存儲卡107、用于連接外圍設備連接的對外接口模塊108、用于采集所述主處理器和所述FPGA處理器的工作狀態的狀態采集模塊109 ;
[0034]所述狀態采集模塊109分別與所述主處理器102和所述FPGA處理器103連接，所述主處理器102與所述主處理器系統盤104、所述FLASH數據存儲模塊連接，所述FPGA處理器103與所述FPGA處理器系統盤106、所述擴展CF存儲卡107連接，所述對外接口模塊108分別于所述主處理器102、所述FPGA處理器103連接。
[0035]具體來說，其中，主處理器和FPGA處理器同步接收機車總系統發送的數據，主處理器接收機車總系統發送的數據，并將該數據進行邏輯處理并向顯示屏發送顯示數據。FPGA處理器接收機車總系統發送的數據，并將該數據進行實時存儲，并且在主處理器發生故障時對故障進行應急處理。主處理器系統盤和FPGA處理器系統盤分別為加載主處理器和FPGA處理器的啟動系統盤，主處理器系統盤配置Linux操作系統，QT圖形化開發工具，采用多進程和多線程的并發處理機制。FPGA處理器系統盤同樣配置Linux操作系統，其所有軟件的編輯工作在地面軟件編譯平臺上完成，從而大大減小了操作系統的啟動時間和系統內核的容量。保證了數據的監測和記錄、故障分析。與主處理器連接的FLASH數據存儲模塊用于主處理器的數據轉儲，并用于對外數據上傳和下載。轉儲的數據包括制定的機車端口數據、機車故障信息環境變量信息、LOG日志記錄文件、機車運用維護記錄檔案文件等。與FPGA處理連接的擴展CF存儲卡用于機車端口數據的本地存儲，為地面專家系統，地面技術人員和顯示系統本身提供了大數據依托。并且，該CF存儲卡采用數據庫方式存儲機車故障信息以及故障信息對應的相關設備數據、故障應急解決方案數據等。數據采集模塊具有模擬和數字兩種采集方式，可以將主處理器和FPGA兩個處理器的工作狀態、數據輸入和數據輸出狀態進行采集輸出，并判斷采集的工作狀態與預設值是否一致，若不一致，則連接與數據采集模塊的狀態指示燈會閃爍提示報警。
[0036]進一步地，還包括:
[0037]用于復位所述主處理器110、所述FPGA處理器的復位指示模塊，所述復位指示模塊通過I/O接口與所述主處理器、所述FPGA處理器連接。
[0038]具體來說，復位/指示模塊接收處理器工作狀態輸出信號。本實施例中，當連續5個時鐘周期內監測工作狀態信號輸出異常時，將向主處理器、FPGA處理器發送狀態請求指令，若主處理器、FPG處理器回復異常，則觸發處理器重啟。
[0039]進一步地，還包括:
[0040]用于連接具有PC104總線結構的設備或網絡接口板卡的擴展PC104接口 111，所述擴展PC104接口與所述主處理器連接。
[0041]具體來說，擴展PC104接口為預留接口，當該顯示單元需要進行數據協議轉換或者應用到不同總線類型機車時，可以通過該接口連接具有標準PC104總線結構的設備或網絡接口板卡，達到一機多用的功能。
[0042]進一步地，還包括:
[0043]用于將所述主處理器、所述FPGA處理器的緩存數據通過并行準串行的方式輸出的接口轉換模塊112，所述接口轉換模塊分別于所述主處理器、所述FPGA處理器連接。