可編程的電流基準電路的制作方法
【技術領域】
[0001]本發明屬于集成電路領域，涉及一類可編程的電流基準電路，一路輸出電流具有可編程且與溫度無關的特點，另一路輸出電流具有可編程且與溫度成正比的特點，可以應用在高速高精度模數/數模轉換器、穩壓器、收發器、溫度傳感器等電路中。
【背景技術】
[0002]伴隨著物聯網的出現，推動了溫度傳感器技術的發展，隨之而來PTAT(Proport1nal To Absolute Temperature，即與溫度成正比)電流基準電路得到了大量的運用，電流基準電路作為集成電路中的基本模塊單元，對整個芯片系統至關重要。產生基準電流最簡單的方式是通過基準電壓作用于電阻分壓網絡來實現，電流基準電路通過溫度系數、電源抑制比、功耗、噪聲等參數來判斷性能，低溫度系數的電流通常采用PTAT電流與CTAT(Complementary To Absolute Temperature)電流求和的方式實現，高電源抑制的電流基準電路采用與電源電壓無關的電路架構，利用運放來補償回路。
【發明內容】
[0003]鑒于此，本發明提供一種可編程的電流基準電路，該電流基準電路解決了芯片生產后因為無法改變偏置電流大小而影響性能的問題，從而確保了芯片以最優的性能穩定工作。
[0004]為達到上述目的，本發明提供如下技術方案:一種可編程的電流基準電路，包括PTAT電流電路100、TIND電流電路200、譯碼單元300和邏輯運算單元400 ;所述PTAT電流電路與邏輯運算單元電連接，用于向邏輯運算單元提供PTAT電流；所述TIND電流電路與邏輯運算單元電連接，用于向邏輯運算單元提供TIND電流；所述譯碼單元與邏輯單元電連接，用于對PTAT電流電路和TIND電流電路進行編程操作；所述邏輯運算單元用于對PTAT電流和TIND電流進彳丁加減法運算。
[0005]優選的，所述PTAT電流電路包括第一運放、第一 PMOS管和第一 NMOS管，所述第一運放的反向輸入端與基準電壓端連接，第一運放的正向輸入端與第一 PMOS管的漏極連接后經第一電阻R與第一 NMOS管的漏極連接，第一運放的輸出端與第一 PMOS管的輸出偏置端連接，所述第一 NMOS管的漏極與第一 NMOS管的柵極連接，第一 NMOS管的源極接地，第一PMOS管的柵極接電源電壓。
[0006]優選的，所述TIND電流電路包括第二運放、第二 PMOS管和第二 NMOS管，所述第二運放的反向輸入端與基準電壓端連接，第二運放的正向輸入端與第二 PMOS管的漏極連接后經第二電阻R與第二 NMOS管的漏極連接，第二運放的輸出端與第二 PMOS管的輸出偏置端連接，所述第二 NMOS管的漏極與第二 NMOS管的柵極連接，第二 NMOS管的源極接地，第二PMOS管的柵極接電源電壓。
[0007]優選的，所述邏輯算法單元包括PMOS管加法運算單元、NMOS管加法運算單元、減法運算單元、可編程的PMOS管加法運算單元和可編程的NMOS管加法運算單元。
[0008]優選的，所述PMOS管加法運算單元包括第一電流源和N+1個PMOS管，所述N+1個PMOS管的柵極連接，N+1個PMOS管的源極接電源電壓；所述第一電流源分別與其中一個PMOS管的漏極、柵極連接，其余PMOS管的漏極與輸出端連接，所述第一電源流負極接地。
[0009]優選的，所述NMOS管加法運算單元包括第二電流源和N+1個NMOS管，所述N+1個NMOS管的柵極連接，N+1個NMOS管的源極接地；所述第二電流源分別與其中一個NMOS管的漏極、柵極連接，其余NMOS管的漏極與輸出端連接；所述第二電流源正極接電源電壓。
[0010]優選的，所述減法運算單元包括第三電流源、第四電流源、兩個PMOS管和兩個NMOS管，兩個PMOS管的柵極連接，兩個PMOS管的源極分別與電源電壓連接，所述第三電流源的正極分別與其中一個PMOS管的漏極、柵極連接，第三電流源的負極接地；另一個PMOS管的漏極與輸出端連接；兩個NMOS管的柵極連接，兩個NMOS管的源極分別與地連接，第四電流源的正極接電源電壓，第四電流源的負極分別與其中一個NMOS管的漏極、柵極連接，另一個NMOS管的漏極與輸出端連接。
[0011]優選的，所述可編程的PMOS管加法運算單元包括第五電流源和N+1個PMOS管，所述N+1個PMOS管的柵極連接；所述N+1個PMOS管的源極接電源電壓；第五電流源的正極分別與其中一個PMOS管的漏極、柵極連接，所述第五電流源的負極接地，其余N個PMOS管的漏極分別經過一個傳輸門與輸出端連接。
[0012]優選的，所述可編程的NMOS管加法運算單元包括第六電流源和N+1個NMOS管，所述N+1個NMOS管的柵極連接；N+1個NMOS管的源極分別接地，所述第六電流源正極接電源電壓，第六電流源的負極分別與其中一個NMOS管的漏極、柵極連接，其余N個NMOS管的源極分別經一個傳輸門與輸出端連接。
[0013]由于采用了以上技術方案，本發明具有以下有益技術效果:
[0014]本發明針對常用的電流基準電路輸出電流單一、不可復用、不可調節等缺點，設計了一類可編程的電流基準電路，具有可編程、微調、粗調、寬輸出電流范圍、不受電源影響、面積小、可復用等特征，可以根據需要配置不同的輸出電流，其技術效果:
[0015](I)本發明中，電流基準電路通過控制譯碼單元可以實現寬范圍可選的TIND電流。
[0016](2)基準電流電路通過控制譯碼單元得到寬范圍的PTAT電流(I 土B) *A，并且可以進行微調、粗調，即根據需要可對參數A和B進行調節。
[0017](3)基準電流電路輸出電流可編程的特性決定了可以進行復用。
【附圖說明】
[0018]為了使本發明的目的、技術方案和優點更加清楚，下面將結合附圖對本發明作進一步的詳細描述，其中:
[0019]圖1為電流基準電路結構不意圖；
[0020]圖2為PTAT電流電路結構示意圖；
[0021]圖3為TIND電流電路結構示意圖；
[0022]圖4為譯碼單元端口示意圖；
[0023]圖5為PMOS管加法運算電路結構示意圖；
[0024]圖6為NMOS管加法運算電路結構示意圖；
[0025]圖7為減法運算電路結構示意圖；
[0026]圖8為可編程的PMOS管加法運算電路結構示意圖；
[0027]圖9為可編程的NMOS管加法運算電路結構示意圖；
[0028]圖10為PTAT電流波形示意圖；
[0029]圖11為TIND電流波形示意圖。
【具體實施方式】
[0030]以下將結合附圖，對本發明的優選實施例進行詳細的描述；應當理解，優選實施例僅為了說明本發明，而不是為了限制本發明的保護范圍。
[0031]圖1是可編程的電流基準電路結構示意圖，包括PTAT電流電路100、TIND電流電路200、譯碼單元300、邏輯運算單元400。PTAT電流電路100與邏輯運算單元400電連接，并向邏輯運算單元400提供PTAT電流；TIND電流電路200與邏輯運算單元400電連接，并向邏輯運算單元400提供TIND電流；譯碼單元300與邏輯運算單元400電連接，對PTAT電流和TIND電流進行編程操作；邏輯運算單元400在譯碼單元300的控制下對PTAT電流和TIND電流進行加減法運算，從而輸出不同的TIND電流ITIND和PTAT電流IPTAT。
[0032]圖2是PTAT電流電路結構示意圖、圖3是TIND電流電路的結構示意圖，兩者的電路結構是一樣的，只是器件的參數取值不一樣，因此本實施例僅以PTAT電流電路為例進行說明。所述的PTAT電流電路包括第一運放0ΡΑ，第一 NMOS管MNA，第一 PMOS管MPA和第一電阻R ;第一運放OPA的負極與輸入基準電壓端VIN相連接，第一運放OPA的正向輸入端分別與第一 PMOS管MPA的漏極、第一電阻R的正極相連接，第一運放OPA的輸出端與第一 PMOS管MPA的柵極、第一 PMOS管的輸出端VBP相連接，第一 PMOS管MPA的源極與電源電壓VDD相連接，第一 NMOS管MNA的柵極、漏極與第一電阻R的負極相連接，第一 NMOS管MNA的源極與地端GND相連接，基準電壓通過第一運放OPA作用于電阻R和第一 NMOS管MNA，從第一PMOS管MPA輸出PTAT電流。
[0033]圖4是譯碼單元端口示意圖，由與非、或非、反相器等邏輯門構成。3個輸入端口A0、Al、A2，8個輸出端口 Q0、Ql、Q2、Q3、Q4、Q5、Q6、Q7，且以溫度計編碼形式輸出信號，用于控制邏輯運算單元實現加減法運算，在電流基準電路中用到多個譯碼單元。
[0034]圖5是PMOS管加法運算電路結構示意圖，包括一個電流源Ira和N+1個PMOS管
MPO、MPl......MPn0電流源Ira正極與PMOS管MPO的柵極、漏極、其余N個PMOS管的柵極相連接，電流源IP。負極接地GND，其