電流舵結(jié)構(gòu)的補償電路和電流鏡像電路的制作方法
【技術(shù)領(lǐng)域】
[0001 ] 本申請涉及電路領(lǐng)域，具體而言，涉及一種電流舵結(jié)構(gòu)的補償電路和電流鏡像電 路。
【背景技術(shù)】
[0002] 在電流舵結(jié)構(gòu)的DAC中，要求精度較高的電流鏡實現(xiàn)基準(zhǔn)電路到輸出電流的"復(fù) 制"，但由于工藝和匹配的問題，在實際應(yīng)用中，電流的精準(zhǔn)鏡像并不準(zhǔn)確。由于這種不精準(zhǔn) 鏡像會導(dǎo)致DAC輸出線性度降低，使得電流鏡失配。
[0003] 在實際應(yīng)用中，為了節(jié)省面積，在主電流鏡并入小面積MOS做片后補償，由CMOS開 關(guān)管控制，但是，現(xiàn)有技術(shù)在每次上電補償時，CMOS開關(guān)管都要進行一次開關(guān)動作，導(dǎo)致進 行補償麻煩，并且，CMOS開關(guān)管在飽和區(qū)的阻抗較高，不利于和主鏡像管匹配。
[0004] 針對現(xiàn)有技術(shù)中進行電流補償時不利于和基準(zhǔn)電路匹配的問題，目前尚未提出有 效的解決方案。
【發(fā)明內(nèi)容】
[0005] 本申請的主要目的在于提供一種電流舵結(jié)構(gòu)的補償電路和電流鏡像電路，以解決 現(xiàn)有技術(shù)中進行電流補償時不利于和基準(zhǔn)電路匹配的問題。
[0006] 為了實現(xiàn)上述目的，根據(jù)本申請的一個方面，提供了一種電流舵結(jié)構(gòu)的補償電路。 本申請的電流舵結(jié)構(gòu)用于對所述電流舵結(jié)構(gòu)的電流進行補償，所述電流舵結(jié)構(gòu)包括第一 MOS晶體管和第二MOS晶體管，其特征在于，所述補償電路包括：熔絲；第三MOS晶體管，其 中，所述第三MOS晶體管的柵極連接至所述第一 MOS晶體管的柵極，所述第三MOS晶體管 的源極和所述第一 MOS晶體管的源極均連接至電源；以及第四MOS晶體管，其中，所述第四 MOS晶體管的柵極連接至所述第二MOS晶體管的柵極，其中，所述第四MOS晶體管的源極與 所述第三MOS晶體管的漏極相連接，所述第四MOS晶體管的漏極與所述熔絲的第一端相連 接，所述熔絲的第二端與所述第二MOS晶體管的漏極相連接。
[0007] 進一步地，所述補償電路還包括：第五MOS晶體管，所述第五MOS晶體管的源極與 所述第一 MOS晶體管的源極相連接，所述第五MOS晶體管的漏極與所述第二MOS晶體管的 漏極相連接，且與所述熔絲相連接，用于控制所述熔絲的熔斷。
[0008] 進一步地，所述補償電路還包括：熔斷電源，與所述第一 MOS晶體管的源極相連 接，用于在所述第五MOS晶體管導(dǎo)通時熔斷所述熔絲。
[0009] 為了實現(xiàn)上述目的，根據(jù)本申請的另一方面，提供了一種電流鏡像電路。根據(jù)本申 請的電流鏡像電路包括：電流舵結(jié)構(gòu)；以及一個或者多個補償電路，所述補償電路為本申 請上述補償電路中的任一項所述的補償電路，與所述電流舵結(jié)構(gòu)相連接。
[0010] 進一步地，所述電流舵結(jié)構(gòu)包括：基準(zhǔn)電路，用于提供基準(zhǔn)電流；以及鏡像電路， 與所述基準(zhǔn)電路構(gòu)成共源共柵電流源，用于根據(jù)所述基準(zhǔn)電流得到鏡像電流，其中，所述鏡 像電路與所述補償電路相連接。
[0011] 進一步地，所述鏡像電路包括第一MOS晶體管和第二MOS晶體管，所述補償電路包 括第三MOS晶體管，第四MOS晶體管和熔絲，所述鏡像電路與所述補償電路相連接包括：所 述第三MOS晶體管的源極與所述第一 MOS晶體管的源極相連接，所述第三MOS晶體管的漏 極與所述第四MOS晶體管的源極相連接，所述第三MOS晶體管的柵極與所述第一 MOS晶體 管的柵極相連接；以及所述第四MOS晶體管的漏極與所述熔絲的第一端相連接，所述第四 MOS晶體管的柵極與所述第二MOS晶體管的柵極相連接，其中，所述第三MOS晶體管的襯底 與所述第四MOS晶體管的襯底相連接，所述第一 MOS晶體管的襯底與所述第二MOS晶體管 的襯底相連接。
[0012] 進一步地，所述基準(zhǔn)電路包括：基準(zhǔn)電壓；可變電阻；第五MOS晶體管，所述第五 MOS晶體管的源極與電源相連接，所述第五MOS晶體管的漏極和所述第五MOS晶體管的柵極 相連接，所述第五MOS晶體管的襯底與所述電源相連接；第六MOS晶體管，所述第六MOS晶 體管的源極與所述第五MOS晶體管的漏極相連接，所述第六MOS晶體管的漏極與所述第六 MOS晶體管的柵極相連接，所述第六MOS晶體管的襯底與所述電源相連接；以及第七MOS晶 體管，所述第七MOS晶體管的漏極與所述第六MOS晶體管的漏極相連接，所述第七MOS晶體 管的源極與所述可變電阻的第一端相連接，所述第七MOS晶體管的柵極連接至所述基準(zhǔn)電 壓，所述第七MOS晶體管的襯底與所述可變電阻的第二端相連接。
[0013] 進一步地，所述鏡像電路包括：第一 MOS晶體管，所述第一 MOS晶體管的柵極與所 述第五MOS晶體管的柵極相連接；以及第二MOS晶體管，所述第二MOS晶體管的柵極與所述 第六MOS晶體管的柵極相連接。
[0014] 進一步地，所述電流舵結(jié)構(gòu)還包括互補開關(guān)管，與所述鏡像電路相連接，用于輸出 不同的電流。
[0015] 進一步地，所述鏡像電路包括第一MOS晶體管和第二MOS晶體管，所述互補開關(guān)管 包括：第八MOS晶體管，所述第八MOS晶體管的源極與所述第二MOS晶體管的漏極相連接， 所述第八MOS晶體管的襯底與所述第一 MOS晶體管的襯底和所述第二MOS晶體管的襯底均 相連接，所述第八MOS晶體管的漏極作為第一輸出端；以及第九MOS晶體管，所述第九MOS 晶體管的襯底與所述第八MOS晶體管的襯底相連接，所述第九MOS晶體管的源極與所述第 八MOS晶體管的源極相連接，所述第九MOS晶體管的漏極作為第二輸出端。
[0016] 通過本申請，采用的補償電路包括：熔絲；第三MOS晶體管，其中，第三MOS晶體管 的柵極連接至第一 MOS晶體管的柵極，第三MOS晶體管的源極和第一 MOS晶體管的源極均 連接至電源；以及第四MOS晶體管，其中，第四MOS晶體管的柵極連接至第二MOS晶體管的 柵極，其中，第四MOS晶體管的源極與第三MOS晶體管的漏極相連接，第四MOS晶體管的漏 極與熔絲的第一端相連接，熔絲的第二端與第二MOS晶體管的漏極相連接，通過控制熔絲 的熔斷來控制是否對電流舵結(jié)構(gòu)進行電流補償，解決了現(xiàn)有技術(shù)中進行電流補償時不利于 和基準(zhǔn)電路匹配的問題，進而達到了在進行電流補償時便于和基準(zhǔn)電路匹配的效果。
【附圖說明】
[0017] 構(gòu)成本申請的一部分的附圖用來提供對本申請的進一步理解，本申請的示意性實 施例及其說明用于解釋本申請，并不構(gòu)成對本申請的不當(dāng)限定。在附圖中：
[0018] 圖1是PMOS共源共柵電流源的示意圖；
[0019] 圖2是圖1所示PMOS共源共柵電流源的小信號模型；
[0020] 圖3是根據(jù)本申請實施例的電流鏡像電路的示意圖；
[0021] 圖4是現(xiàn)有技術(shù)失配的鏡像電流的DNL數(shù)據(jù)分布圖；
[0022] 圖5是現(xiàn)有技術(shù)失配的鏡像電流的INL數(shù)據(jù)分布圖；
[0023] 圖6是根據(jù)本申請實施例進行電流補償后非失配時的鏡像電流的DNL數(shù)據(jù)分布 圖；以及
[0024] 圖7是根據(jù)本申請實施例進行電流補償后非失配時的鏡像電流的INL數(shù)據(jù)分布 圖。
【具體實施方式】
[0025] 需要說明的是，在不沖突的情況下，本申請中的實施例及實施例中的特征可以相 互組合。下面將參考附圖并結(jié)合實施例來詳細說明本申請。
[0026] 為了使本技術(shù)領(lǐng)域的人員更好地理解本申請方案，下面將結(jié)合本申請實施例中的 附圖，對本申請實施例中的技術(shù)方案進行清楚、完整地描述，顯然，所描述的實施例僅僅是 本申請一部分的實施例，而不是全部的實施例。基于本申請中的實施例，本領(lǐng)域普通技術(shù) 人員在沒有做出創(chuàng)造性勞動前提下所獲得的所有其他實施例，都應(yīng)當(dāng)屬于本申請保護的范 圍。
[0027] 需要說明的是，本申請的說明書和權(quán)利要求書及上述附圖中的術(shù)語"第一"、"第 二"等是用于區(qū)別類似的對象，而不必用于描述特定的順序或先后次序。應(yīng)該理解這樣使用 的數(shù)據(jù)在適當(dāng)情況下可以互換，以便這里描述的本申請的實施例能夠以除了在這里圖示或 描述的那些以外的順序?qū)嵤?。此外，術(shù)語"包括"和"具有"以及他們的任何變形，意圖在于 覆蓋不排他的包含，例如，包含了一系列步驟或單元的過程、方法、系統(tǒng)、產(chǎn)品或設(shè)備不必限 于清楚地列出的那些步驟或單元，而是可包括沒有清楚地列出的或?qū)τ谶@些過程、方法、產(chǎn) 品或設(shè)備固有的其它步驟或單元。
[0028] 圖1是PMOS共源共柵電流源的示意圖。如圖所示，PMOS晶體管MO、PMOS晶體管 Ml的通路作