用于校準的溫度無關參考電流生成的制作方法

優先權要求

本申請是于2015年10月30日提交的題為“temperatureindependentreferencecurrentgenerationforcalibration(用于校準的溫度無關參考電流生成)”的美國專利申請號14/928,466的部分接續申請并且要求其優先權，所述美國專利申請要求于2014年12月17日提交的題為“onchipzqcalibration(片上zq校準)”的美國臨時專利申請號no.62/093,307的優先權；所述兩個申請通過引用以其全部內容結合于此。

背景技術：

本技術涉及半導體和/或非易失性存儲器設備。

大多數半導體設備包括輸入電路和輸出電路，所述輸入電路被配置成用于經由輸入墊(或銷)接收來自外部世界的信號，所述輸出電路被配置成用于經由輸出墊(或銷)向外部提供內部信號。輸入電路具有終端電阻器，所述終端電阻器用于外部傳輸線的阻抗匹配。輸出電路具有輸出驅動器，所述輸出驅動器具有電阻(r導通)。由于各種情形，比如，供電電壓的變化、運行溫度的變化等，終端電阻器與輸出驅動器二者的阻抗可以改變。因此，阻抗失配可能增加。

阻抗失配可以導致信號反射，其可以損壞信號完整性。由于電氣產品的運行速度已經提高，在半導體設備之間對接的信號的擺動寬度(即，高邏輯電平與低邏輯電平之間的差異)已經逐漸減小，以便使用于信號傳輸的延遲時間最小化。然而，信號的擺動寬度的減小很容易將信號暴露于外部噪聲，導致接口端子處的信號反射由于阻抗失配而變得更加嚴重。因此，阻抗失配可以引起數據高速傳輸的困難以及輸出數據的失真。

為了減輕阻抗失配，可以周期性地校準設備的輸出驅動器以及設備的終端電阻器。一種校準技術被稱為zq校準。傳統上，zq校準可以使用位于片外的精確校準電阻器。所述芯片可以具有相對于片外電阻器而校準的可變阻抗電路。zq校準調節可變阻抗電路的阻抗直到其被校準至片外電阻器。這產生了可以用于調節設備的輸出驅動器的阻抗的阻抗碼。

附圖說明

在不同的附圖中，具有相同附圖標記的元件指代相同部件。

圖1a是校準電路的一個實施例的簡圖，所述校準電路具有溫度無關參考電流生成。

圖1b是校準電路的另一個實施例的簡圖，所述校準電路具有溫度無關參考電流生成。

圖2a是溫度無關參考電流生成電路的一個實施例的簡圖，其中，片上校準電阻器可以具有正的tco。

圖2b是圖2a的iptat電流生成電路的一個實施例的簡圖。

圖2c1是電路的一個實施例的簡圖，所述電路用于當使用圖1a的電路時向校準節點提供圖2a的溫度無關參考電流。

圖2c2描繪了電路的一個實施例，所述電路當使用圖1b的電路時向校準節點提供itiref。

圖2d是溫度無關參考電流生成電路的一個實施例的簡圖，其中，片上校準電阻器具有負的tco。

圖3描述了使用片上校準電阻器來執行阻抗校準的過程的一個實施例。

圖4a描繪了圖1a的可變阻抗電路104的一個實施例。

圖4b描繪了圖1b的可變阻抗電路104的一個實施例。

圖5示出了電路的一個實施例，所述電路用于根據供電電壓來改變電壓調制電阻器的電阻。

圖6a是其中可以實踐實施例的3d堆疊式非易失性存儲器設備的透視圖。

圖6b是存儲器設備(比如，圖6a的3d堆疊式非易失性存儲器設備)的功能框圖。

圖7描繪了具有直串的3d非易失性存儲器設備的塊的橫截面視圖。

具體實施方式

本文公開了可以在校準期間使用的用于生成溫度無關參考電流的技術和裝置。可以基于通過片上校準電阻器的電流來生成溫度無關參考電流。在一個實施例中，溫度無關參考電流用在zq校準電路中。在一個實施例中，溫度無關參考電流基于參考電壓和目標校準電阻。例如，溫度無關參考電流可以等于參考電壓除以目標校準電阻。在一個實施例中，對參考電壓與zq校準電路中的校準電壓進行比較。依據此比較的結果，可以調節可變阻抗以使可變阻抗接近于或等于目標校準電阻。

在一個實施例中，所述設備具有片上校準電阻器。這減輕了對于片外校準電阻器的需要。片外校準電阻器可能是昂貴的。花費的一部分可以用于為片外校準電阻器提供額外銷或墊以便連接。此外，利用片外校準電阻器的zq校準可以是慢的。這樣做的一個原因是墊或銷上的電容性負載連接到片外校準電阻器。本文所公開的實施例提供了快速校準(例如，快速zq校準)。本文所公開的實施例提供了節約成本的校準(例如，節約成本的zq校準)。

片上校準電阻器的電阻可以取決于溫度。例如，其電阻可以隨著溫度的升高而減小或增大。溫度相關性可以由具有符號和大小的溫度系數(tco)來表示。在此語境中對于正溫度系數，意味著對于至少在所述設備正常操作的溫度范圍，電阻隨著溫度的升高而增大并且隨著溫度的降低而減小。在此語境中對于負溫度系數，意味著對于至少在所述設備正常操作的溫度范圍，電阻隨著溫度的升高而減小并且隨著溫度的降低而增大。

注意，如果使用施加到電阻器的兩個端子的恒定電壓來操作電阻器，則通過電阻器的電流可以是溫度的函數。例如，如果電阻隨著溫度的升高而下降，則電流將隨著溫度的升高而增大——考慮到恒定電壓差異假設。

注意，用于執行校正的設備溫度可以廣泛變化。因此，響應于溫度變化，片上校準電阻器的電阻可以隨時間而變化。在一些實施例中，基于經過片上校準電阻器的電流來生成溫度無關參考電流。在此，溫度無關參考電流是指其大小不隨溫度變化而變化的參考電流。

在一個實施例中，片上校準電阻器的一個端子處的電壓被調制為基本上消除片上校準電阻器的溫度系數。這可以導致經過片上校準電阻器的電流與溫度無關。例如，鑒于某個參考電壓被施加至片上校準電阻器的一個端子，施加至另一端子的電壓可以被調制為隨溫度變化，從而使得經過片上校準電阻器的電流無論溫度如何變化都是恒定的。

圖1a是電路100的一個實施例的簡圖，所述電路利用溫度無關參考電流執行校準。在一個實施例中，電路100調節可變阻抗電路104的阻抗直到其阻抗與目標電阻(rt)匹配。所述電路可以用在zq校準進程以便確定例如校準碼。然而，取代針對目標電阻使用片外電阻器，所述電路利用片上電阻器110來執行校準。在一個實施例中，電路100位于集成電路上。

溫度無關參考電流生成電路106基于通過片上校準電阻器110的電流(icr)來生成溫度無關參考電流(temperatureindependentreferencecurrent，itiref)112。盡管溫度變化，溫度無關參考電流生成電路106將溫度無關參考電流(itiref)維持在恒定大小。本領域內的普通技術人員將理解，由于真實世界電路元件的非理想特性，維持在恒定大小可以包括相對于溫度的溫度無關參考電流(itiref)的大小中的一些小的變化。

由于例如制作片上校準電阻器所用的材料，片上校準電阻器110的電阻具有溫度系數(tco)。在一個實施例中，tco是正的tco。也就是說，片上校準電阻器110的電阻鎖著溫度的升高而增大并且隨著溫度的降低而減小。在一個實施例中，tco是負的tco。也就是說，片上校準電阻器110的電阻鎖著溫度的升高而減小并且隨著溫度的降低而增大。在一個實施例中，電阻器110由多晶硅形成。然而，可以使用不同的半導體。在一個實施例中，電阻器110由摻雜半導體形成，比如，摻雜硅。此外，電阻器110可以由不是半導體的材料形成。在一個實施例中，電阻器110位于集成電路之內。

在圖1a的電路100中，片上校準電阻器110具有施加至一個端子的參考電壓vref。另一個端子被提供有調制電壓vm。在一個實施例中，調制電壓消除電阻器110的tco。本領域內的普通技術人員將理解，由于真實世界電路元件(包括那些提供調制電壓的電路元件)的非理想特性，消除電阻器110的tco可以包括電阻器110的電阻的一些小的溫度相關性。

在一個實施例中，通過消除電阻器110的tco，通過電阻器的電流(icr)與溫度無關。因此，盡管溫度變化，電流(icr)可以被維持在恒定大小。本領域內的普通技術人員將理解，由于真實世界電路元件的非理想特性，盡管溫度變化，將電流(icr)維持在恒定大小可以包括相對于溫度的與電流(icr)的大小中的一些小的變化。

對于具有tco的調制電壓，意味著調制電壓的大小是溫度的函數。因此，正的tco對于調制電壓意味著其大小隨著溫度的升高而增大并且隨著溫度的降低而減小。負的tco對于調制電壓意味著其大小隨著溫度的升高而減小并且隨著溫度的降低而增大。

在一個實施例中，調制電壓基本上消除電阻器110的tco。在一個實施例中，通過基本上消除電阻器110的tco，通過電阻器的電流(icr)基本上與溫度無關。

可變阻抗電路104輸出校準電流(ical)。在一個實施例中，ical是(v電源/2)/rt，其中，rt是目標校準電阻。校準邏輯102向可變阻抗電路104輸出阻抗碼(dac<n:0>)。在這個示例中，阻抗碼具有n+1位。可變阻抗電路104基于阻抗碼調節其阻抗。在一個實施例中，校準節點處的電壓是v電源–(itiref*rvic)，其中，itiref是溫度無關參考電流，而rvic是可變阻抗電路104在給定dac下的阻抗。校準節點處的電壓可以被稱為vcal。注意，校準電流(ical)的大小可以等于itiref。在一個實施例中，ical等于(v電源–vcal)/rvic。可以以多種方式實現校準邏輯102，包括但不限于狀態機、處理器、數字邏輯或這些元件的任意組合。處理器可以執行存儲在計算機可讀存儲器上的指令。

可變阻抗電路104可以包括多個電路元件，比如，晶體管。在一個實施例中，可變阻抗電路104響應于阻抗碼(dac)的值來導通或切斷那些晶體管以改變可變阻抗電路104的阻抗。在一個實施例中，可變阻抗電路104是二進制加權晶體管電路。在一個實施例中，可變阻抗電路104被配置成用于響應于“n+1”位阻抗碼(dac)的不同值而具有2ⁿ⁺¹個不同的阻抗。圖4a提供了圖1a的可變阻抗電路104的一個實施例的進一步細節。

比較器108的反相輸入端被提供有參考電壓vref。在一個實施例中，vref是v電源的大小的一半。因此，在一個實施例中，ical等于(2vref–vcal)/rvic。比較器108將非反相輸入端(例如，vcal)處的電壓的大小與vref(提供至反相輸入端)進行比較。在一個實施例中，itiref的大小基于參考電壓(vref)和目標電阻(rt)，可變阻抗電路104被校準到所述目標電阻。在一個實施例中，以下等式成立：

itiref＝vref/rt(1)

在一個實施例中，除等式1外，以下等式成立：

vref＝v電源/2(2)

回想到，目標電阻(rt)可以是可變阻抗電路104被校準到電阻。片上校準電阻器110的電阻可以與目標電阻(rt)相關。然而，片上校準電阻器110的電阻不一定等于目標電阻(rt)。例如，電流和電阻都可以被按比例縮放在片上。例如，片上校準電阻器110的電阻可以從目標電阻被放大以允許片上電流被縮小。

比較器108向校準邏輯102輸出信號(“標記”)，所述校準邏輯指示非反相輸入端處的電壓的大小是大于還是小于反相輸入端處的電壓的大小。校準邏輯102基于標記的值來調節阻抗碼(dac)。在一個實施例中，如果標記指示校準節點處的電壓過高(相對于vref)，則新的阻抗碼將導致可變阻抗電路104增大其阻抗。在另一方面，如果標記指示校準節點處的電壓過低(相對于vref)，則新的阻抗碼(dac)將導致可變阻抗電路104減小其阻抗。在一個實施例中，執行二進制搜索以尋求新的阻抗碼。在一個實施例中，執行線性搜索以尋找新的阻抗碼。在一個實施例中，只要vcal高于vref，標記是“1”。在一個實施例中，當vcal稍微小于vref時，標記變成“0”，并且微調完成。在一個實施例中，在完成微調時，可變阻抗電路104中的pmos驅動器(例如，圖4a中的402)的阻抗等于或稍微大于rt。

如上所述，圖1a的電路可以與圖4a的pmos驅動器一起使用。圖1b描繪了類似于圖1a的電路的電路的一個實施例，但是可以與nmos驅動器(比如，圖4b中所描繪的那些)一起使用。注意，而在圖1a中，可變阻抗電路連接在v電源與校準節點之間，在圖1b中，可變阻抗電路連接在地與校準節點之間。圖1b的電路100的操作類似于圖1a的電路，具有一些差異。在圖1b中，vcal等于itiref*rvic，其中，rvic是可變阻抗電路104在現有dac下的阻抗。在一個實施例中，在完成微調時，可變阻抗電路104中的nmos驅動器(例如，圖4b中的驅動器422)的阻抗等于或稍微小于rt。

圖2a是簡圖，提供了圖1a或圖1b的溫度無關參考電流生成電路106的一個實施例的進一步細節。電路106包括片上校準電阻器110。片上校準電阻器110的電阻隨著溫度而變化。換句話說，片上校準電阻器110的電阻具有tco。例如，片上校準電阻器110的電阻可以隨著溫度的升高而增大(例如，電阻的tco是正的)。片上校準電阻器110的電壓具有正的tco以保持恒定，這表示通過片上校準電阻器110的電流(icr)將隨著溫度的升高而減小。圖2a的電路可以與具有正的tco的電阻器110一起使用。可替代地，片上校準電阻器110的電阻可以隨著溫度的升高而減小(例如，電阻的tco是負的)。隨著對圖2a的電路的適當修改，所述概念可以與具有負的tco的電阻器一起使用。圖2d示出了可以與具有負的tco的電阻器一起使用的電路的一個實施例。對于具有負的tco的片上校準電阻器110，片上校準電阻器110上的電壓保持恒定，這表示icr將隨著溫度的升高而增大。

片上校準電阻器110的tco是正的還是負的可以取決于制作電阻器110的材料、摻雜以及其他因素。例如，未摻雜硅的電阻率可以具有負的tco。然而，依據用于摻雜的雜質的類型以及摻雜濃度，摻雜硅可以具有正的tco或負的tco。此外，用于半導體的電阻率的tco的大小可以取決于用于摻雜的雜質的類型以及摻雜濃度。在一個實施例中，片上校準電阻器110由硅制作，所述硅摻雜有一種類型和濃度的雜質，所述雜質使得摻雜硅的電阻率具有正的tco。

片上校準電阻器110的一個端子被提供有來自運算放大器214的vref。注意，校準電阻器110的一個端子耦合到運算放大器214的非反相輸入端。此外，運算放大器214的反相輸入端被提供有vref。由于運算放大器214的非反相輸入端被強制為vref，所以片上校準電阻器110的一個端子被提供有vref。

片上校準電阻器110的另一個端子被提供有調制電壓(vm)。調制電壓的大小可以是溫度的函數。在此，這被稱為具有tco的調制電壓。這造成片上校準電阻器110上的電壓是溫度的函數。在一個實施例中，調制電壓的tco消除片上校準電阻器110的電阻的tco。這可以造成通過片上校準電阻器110的電流(icr)與溫度無關。因此，盡管溫度變化，icr可以被維持在恒定大小。

在圖2a的電路中，調制電壓(vm)的大小可以低于vref的大小。因此，減小的vm的結果是片上校準電阻器110上的更大的電壓，以及由此通過片上校準電阻器110的更大的電流(icr)。在一個這樣的實施例中，vm具有負的tco以便消除片上校準電阻器110的正的tco。隨著溫度升高，校準電阻器的電阻可以增大，但是vm可以減小，從而使得盡管溫度變化，通過校準電阻器的電流是恒定的。

通過片上校準電阻器110的電流(icr)也流經pmos晶體管222，其電流被鏡像到pmos晶體管224。通過pmos晶體管224的電流可以用作溫度無關參考電流(itiref)。注意，可能存在icr的一些縮放。例如，可以選擇pmos晶體管224與pmos晶體管222的比例以放大或縮小電流icr。通過pmos晶體管224的電流或它的一些版本可以用于圖1a或圖1b中的溫度無關參考電流(itiref)。例如，可以在將通過晶體管224的電流提供給圖1a或圖1b中的校準節點之前對其進行放大或縮小。然而，在一個實施例中，由于itiref基于icr，所以itiref與溫度無關。因此，盡管溫度變化，itiref可以被維持在恒定大小。在圖2a中，傳送電路270被描繪成用于向校準節點提供itiref。可以利用晶體管來實現傳送電路270。例如，傳送電路270可以是電流鏡。圖2c1和圖2c2中描繪了示例傳送電路270。

此外要注意，運算放大器214的輸出端連接到pmos晶體管222的柵極端子以及pmos晶體管224的柵極端子。pmos晶體管222和224的源終端子也各自連接到電壓源。因此，pmos晶體管222的漏極端子連接到運算放大器214的非反相輸入端。

接著，將討論生成調制電壓(vm)的細節。調制電壓(vm)的大小是至少部分基于與絕對溫度成比例(proportionaltoabsolutetemperature)的電流(iptat)的。圖2a描繪了iptat電流源201。可以通過帶隙參考(bgr)電路來實現iptat電流源201。因此，可以通過帶隙參考(bgr)電路來生成iptat。圖2b中描繪了iptat電流源201的一個實施例。

iptat電流源201連接在供電電壓與運算放大器202的反相輸入端之間。運算放大器202的非反相輸入端被提供有vbgp。由于電路配置，非反相輸入端處的電壓應該被強制為vbgp。

運算放大器202的輸出端連接到nmos晶體管204的柵極端子。nmos晶體管204的源極端子連接到運算放大器202的反相輸入端。nmos晶體管204的漏極端子連接到pmos晶體管208，所述pmos晶體管與pmos晶體管210一起形成電流鏡。

帶隙參考電阻器rbgr206連接到運算放大器202的反相輸入端與地之間。rbgr206中的電流是iptat加上晶體管203的電流(被稱為ictat)。此外，在電路操作期間，運算放大器202的反相輸入端將被強制為vbgp。電阻器rbgr206的電阻將被稱為“rbgr”。因此，電阻器rbgr206實際上具有提供給接收iptat和ictat的端子的vbgp。因此，ictat由等式3給出：

ictat＝vbgp/rbgr-iptat(3)

電流(ictat)還可以由等式4表達：

ictat＝vbgp/rbgr-vt*lnn/rptat(4)

電流ictat流經nmos晶體管204和pmos晶體管208。通過pmos晶體管208的電流被鏡像到pmos晶體管210。注意，pmos晶體管208和pmos晶體管210的源極端子各自連接到供電電壓，并且它們的柵極端子被連接。在一個實施例中，pmos晶體管208和210在尺寸上相似，從而使得通過晶體管210的電流基本上等于ictat。然而，pmos晶體管208和210不需要是相同的尺寸，其中，通過晶體管210的電流可以是ictat的縮放版本。pmos晶體管210的電流還可以流經電壓調制電阻器rct212。在一個實施例中，這個電流是ictat。如上所述，這還可以是ictat的一些縮放版本。電壓調制電阻器rct212連接到運算放大器216的反相輸入端與地之間。因此，運算放大器216的反相輸入端處的電壓可以由等式5給出：

vrct＝ictat*rct(5)

運算放大器216的輸出端連接到nmos晶體管218的柵極端子。nmos晶體管218的源極連接到地。nmos晶體管218的漏極連接到運算放大器216的非反相輸入端。運算放大器216的非反相輸入端處的電壓可以被強制為vrct。因此，調制電壓vm可以等于vrct。可以說，未接地的電壓調制電阻器212的節點耦合到校準電阻器110的第二端子，因為電壓vrct可以被提供給校準電阻器110的第二端子。

若干個子電路在溫度無關參考電流生成電路106內被突出顯示。電壓調制電路232被配置成用于向校準電阻器110的端子之一提供調制電壓(vm)。例如，電壓調制電路232調制校準電阻器110的端子處的電壓以便消除校準電阻器的溫度系數。因此，經過校準電阻器110的電流可以與溫度無關。電壓調制電路232由iptat源201、電阻器206和212、運算放大器202和216以及晶體管204、208、210和218組成。其他電路元件可以用于電壓調制電路232。電壓調制電路232還可以被稱為溫度相關電壓生成電路。溫度相關電壓生成電路可以被配置成用于生成校準電阻器110的第二端子處的電壓(vm)，所述電壓具有被配置成用于消除校準電阻器110的溫度系數的溫度系數。

參考電壓電路236可以被配置成用于向校準電阻器110的另一個端子提供參考電壓(vref)。參考電壓電路236由運算放大器214和晶體管222組成。溫度無關參考電流電路234可以被配置成用于從經過校準電阻器110的溫度無關電流(icr)中得到溫度無關參考電流(itiref)。溫度無關參考電流電路234由校準電阻器110、晶體管222、晶體管224和傳送電路270組成。其他電路元件可以用于溫度無關參考電流電路234。

圖2a中的若干電流軟件可以一起被稱為與溫度成比例的電路，所述與溫度成比例的電路被配置成用于提供通過電壓調制電阻器212的與溫度成比例的電流。具體地，電壓調制電路232的向電壓調制電阻器212提供電流的一部分可以用于該目的。那些元件包括iptat源201、運算放大器202、電阻器rbgr206以及晶體管204、208和210。其他電路元件可以用于與溫度成比例的電路。

上述內容是電壓調制電路232(也被稱為溫度相關電壓生成電路)、參考電壓電路236以及溫度無關參考電流電路234的示例。然而，可以使用其他電路元件和配置。

圖2b描繪了iptat源201一個實施例，所述iptat源可以用在圖2a或圖2d的電路106中。iptat源201包括運算放大器240、pmos晶體管248、pmos晶體管250、pmos晶體管252、rptat電阻器242、二極管244以及二極管246。pmos晶體管248、250和252的源終端子各自連接到電壓源(v電源)。pmos晶體管248的漏極連接到運算放大器240的反相輸入端。pmos晶體管250的漏極連接到運算放大器240的非反相輸入端。pmos晶體管248、250和252的柵極各自連接到運算放大器240的輸出端。

rptat電阻器242連接到運算放大器240的非反相輸入端與二極管246之間。二極管246連接到rptat電阻器242與地之間。二極管244連接到運算放大器240的反相輸入端與地之間。二極管244和二極管246具有1:n的比率。

iptat電流流經pmos晶體管252。在一個實施例中，pmos晶體管252的漏極連接到電阻器rbgr206(參見圖2a)的一個端子。在一個實施例中，pmos晶體管252的漏極也連接到運算放大器202(參見圖2a)的反相輸入端。注意，圖2a中描繪了電阻器rbgr206和運算放大器202。

iptat源201還可以用在圖2d的電路中。在一個實施例中，pmos晶體管252的漏極連接到電阻器rct212(參見圖2d)的一個端子。

圖2c1描繪了傳送電路270一個實施例，當使用圖1a的電路時可以使用所述傳送電路。傳送電路270可以用在圖2a或圖2d的電路中。傳送電路270將來自晶體管224的itiref提供給比較器108的非反相輸入端。傳送電路270包括nmos晶體管262和nmos晶體管260，其各自使它們的源極連接到地。nmos晶體管262和nmos晶體管260在電流鏡配置中。nmos晶體管262的漏極連接到pmos晶體管224的漏極，以便接收來自pmos晶體管224的itiref。nmos晶體管260的漏極連接到比較器108的非反相輸入端，以便向校準節點提供itiref。

nmos晶體管262和nmos晶體管260可以是相同的尺寸或者可以是不同的尺寸。因此，比較器108的非反相輸入端處的itiref的版本可以是與流經晶體管224的itiref的版本相同的大小，可以被放大，或者可以被縮小。注意，圖1a中也描繪了圖比較器108，并且圖2a中也描繪了晶體管224。

圖2c2描繪了電路的一個實施例，所述電路當使用圖1b的電路時向校準節點提供itiref。這個電路可以用在圖2a或圖2d的電路106中。在這個實施例中，不需要傳送電路270。

圖2d是溫度無關參考電流生成電路的一個實施例的簡圖，其中，片上校準電阻器110具有負的tco。所述電路類似于圖2a中的電路。注意，圖2d描繪了電壓調制電路232的與圖2a中描繪的電壓調制電路不同的實施例。差別在于iptat電流被直接提供給電阻器212。在圖2d的電路中，片上校準電阻器110的電阻可以隨著溫度的升高而減小(例如，電阻的tco是負的)。片上校準電阻器110上的電壓用于保持恒定，這表示通過片上校準電阻器110的電流(icr)將隨著溫度的升高而增大。在這個實施例中，vm具有tco以便消除片上校準電阻器110的負的tco。例如，在一個示例中，vm具有正的tco以便消除片上校準電阻器110的負的tco。隨著溫度升高，校準電阻器的電阻可以減小，但是vm可以增大，從而使得盡管溫度變化，通過校準電阻器的電流是恒定的。注意，圖2b的iptat源201還可以用在圖2d的電路中。同樣，來自圖2c的傳送電路270可以用在圖2d的電路中。

圖3描述了使用片上校準電阻器來執行阻抗校準的過程的一個實施例。所述過程可以由圖1a、圖1b、圖2a、圖2b、圖2c1、圖2c2和/或圖2d來實現，但不限于此。在一個實施例中，所述過程執行zq校準。

在步驟302中，向片上校準電阻器的第一端子供應參考電壓。在一個實施例中，參考電壓電路236將參考電壓(vref)提供給片上校準電阻器110的端子。

在步驟304中，生成補償電壓。補償電壓還可以被稱為調制電壓。在一個實施例中，電壓調制電路232生成補償電壓。在一個實施例中，生成補償電壓包括生成與絕對溫度(ptat)成比例的電流，以及基于ptat電流生成補償電壓。在一個實施例中，iptat電流源201生成iptat電流。在一個實施例中，基于iptat電流的電流被提供給電壓調制電阻器212，在運算放大器216的反相輸入端處創建補償電壓。

在步驟306中，向片上校準電阻器110的第二端子提供補償(或調制)電壓。在一個實施例中，電壓調制電路232向片上校準電阻器110的第二端子提供補償電壓。更具體地，運算放大器216的非反相輸入端連接到片上校準電阻器110的較低端子以提供vm。注意，運算放大器216和晶體管218的配置可以傾向于將非反相輸入端處的電壓強制成與運算放大器216的反相輸入端處的電壓相同。因此，在未接地的電壓調制電阻器212的端子處創建的電壓可以被提供給片上校準電阻器110。

在步驟308中，向校準節點提供溫度無關參考電流。在一個實施例中，所述校準節點是圖1a的比較器108的非反相輸入端處的校準節點。在一個實施例中，所述校準節點是圖1b的比較器108的非反相輸入端處的校準節點。在一個實施例中，溫度無關參考電流生成電路106向校準節點提供溫度無關參考電流(例如，itiref)。在一個實施例中，溫度無關參考電流電路234生成來自經過片上校準電阻器110的電流(icr)的itiref。在一個實施例中，溫度無關參考電流基于參考電壓和目標校準電阻。例如，溫度無關參考電流可以滿足等式1。

在步驟310中，向可變阻抗電路提供校準信號以使得可變阻抗電路改變其阻抗。在一個實施例中，校準邏輯102向可變阻抗電路104輸出阻抗碼(dac)。可變阻抗電路104基于阻抗碼的值來改變其阻抗。在一個實施例中，可變阻抗電路104向校準節點輸出ical。此外，ical和itiref可能是校準節點處僅有的顯著電流。因此，ical可以具有與itiref相同的大小。因此，ical可以等于vref/rt。

在步驟312中，對校準電壓的大小與參考電壓的大小進行比較。比較器108基于比較結果輸出標記，如以上所討論的。

在步驟314中，基于比較結果調節校準信號。在一個實施例中，校準邏輯102基于標記的值來調節阻抗碼(dac)。如已經所討論的，這使得可變阻抗電路104調節其阻抗。可以重復步驟310至314直到可變阻抗電路的阻抗與目標電阻平衡達到期望的精確度水平。在一個實施例中，通過每次調節一個單位的阻抗碼來執行線性搜索。在一個實施例中，執行線性搜索。可以執行除線性搜索和二進制搜索以外的搜索。

圖4a描繪了圖1a的可變阻抗電路104的一個實施例。在一個實施例中，可變阻抗電路104a是輸出緩沖器的副本。因此，可變阻抗電路104可以被稱為副本電路。在一個實施例中，它是二進制加權上拉副本。

可變阻抗電路104a包括晶體管402-0、402-1、402-2、402-3、402-4、402-5和402-6。在一個實施例中，晶體管402是p溝道晶體管。每個晶體管402的一個端子連接到供電電壓v電源。每個晶體管的另一個端子連接到電阻器414。電阻器414連接到校準節點。這指的是圖1a中的校準節點。

晶體管402中的每一個都由阻抗碼dac_p<n:0>的位中的一個來控制其柵極。晶體管402-0由dac_p_0控制其柵極，dac_p_0指的是dac_p<n:0>中的最低有效位。晶體管402-1由dac_p_1控制其柵極。晶體管402-2由dac_p_2控制其柵極。晶體管402-3由dac_p_3控制其柵極。晶體管402-4由dac_p_4控制其柵極。晶體管402-5由dac_p_5控制其柵極。晶體管402-6由dac_p_6控制其柵極，dac_p_6指的是dac_p<n:0>中的最高有效位。對柵極的連接可以被稱為對可變阻抗電路的輸入。阻抗碼的值可以用于選擇哪個晶體管402是導通/切斷的，以便控制電路104a的阻抗。

晶體管可以被“二進制加權”，從而使得晶體管402-0具有權重“1”，晶體管402-1具有權重“2”，晶體管402-2具有權重“4”，晶體管402-3具有權重“8”，晶體管402-4具有權重“16”，晶體管402-5具有權重“32”以及晶體管402-6具有權重“64”。對于權重，意味著晶體管對主要二進制加權上拉副本404a的阻抗的影響。

在一個實施例中，晶體管402具有二進制加權溝道寬度與長度的比率(w/l)。例如，二進制加權w/l可以是1x、2x、4x、8x、16x、32x和64x。晶體管w/l也可以被稱為晶體管尺寸。

在一個實施例中，由多個晶體管來實現晶體管402。因此，將理解的是，晶體管402中的每一個可以表示一個或多個晶體管。此外，用于實現晶體管402-0至402-6的晶體管的數量間可能存在二進制關系。例如，可以利用單個晶體管來實現晶體管402-0，可以利用兩個晶體管來實現晶體管402-1，可以利用四個晶體管來實現晶體管402-2等。在這個示例中，實現晶體管中的每一個可以具有相同的w/l。

圖4b描繪了可變阻抗電路的一個實施例。這可以用在類似于圖1b中所描繪的校準電路的校準電路中。在這種情況下，電路104b是二進制加權上拉副本。二進制加權上拉副本104b可以復制輸出驅動器的一部分。二進制加權上拉副本104b包括晶體管422-0、422-1、422-2、422-3、422-4、422-5和422-6。在一個實施例中，晶體管422是n溝道晶體管。每個晶體管422的一個端子連接到可以接地的電壓vss。每個晶體管的另一個端子連接到電阻器415。電阻器415連接到校準節點。

晶體管422中的每一個都由阻抗碼dac_n<n:0>的位中的一個來控制其柵極。晶體管422-0由dac_n_0控制其柵極，dac_n_0指的是dac_n<n:0>中的最低有效位。晶體管422-1由dac_n_1控制其柵極。晶體管422-2由dac_n_2控制其柵極。晶體管422-3由dac_n_3控制其柵極。晶體管422-4由dac_n_4控制其柵極。晶體管422-5由dac_n_5控制其柵極。晶體管422-6由dac_n_6控制其柵極，dac_n_6指的是dac_n<n:0>中的最高有效位。對柵極的連接可以被稱為對可變阻抗電路104b的輸入。阻抗碼的值可以用于選擇哪個晶體管402是導通/切斷的，以便控制電路104b的阻抗。

晶體管可以被“二進制加權”，從而使得晶體管422-0具有權重“1”，晶體管422-1具有權重“2”，晶體管422-2具有權重“4”，晶體管422-3具有權重“8”，晶體管422-4具有權重“16”，晶體管422-5具有權重“32”以及晶體管422-6具有權重“64”。對于權重，意味著晶體管對二進制加權上拉副本424a的阻抗的影響。

在一個實施例中，晶體管422具有二進制加權溝道寬度與長度的比率(w/l)。例如，二進制加權w/l可以是1x、2x、4x、8x、16x、32x和64x。晶體管w/l也可以被稱為晶體管尺寸。

在一個實施例中，由多個晶體管實現二進制加權上拉副本414a的晶體管422。因此，將理解的是，晶體管422中的每一個可以表示一個或多個晶體管。此外，用于實現晶體管422-0至422-6的晶體管的數量間可能存在二進制關系。例如，可以利用單個晶體管來實現晶體管422-0，可以利用兩個晶體管來實現晶體管422-1，可以利用四個晶體管來實現晶體管422-2等。在這個示例中，實現晶體管中的每一個可以具有相同的w/l。

注意，圖4a和圖4b中的示例是針對其中阻抗碼是七位的情況。如果阻抗碼大于或小于七位，則可以對圖4a和圖4b中的晶體管的數量進行相應的變化。

以下進一步詳述了溫度無關參考電流的生成。在一個實施例中，對于溫度無關參考電流的目標由等式6給出。

itiref＝vref/rt(6)

在等式6中，rt是與可變阻抗電路104的阻抗進行比較的目標電阻。例如，這可以是針對zq校準的目標電阻。參考電壓vref指的是圖1a或圖1b中的比較器108的反相輸入端處的vref。如上所述，這可以是供電電壓(v電源)的一半。概念上，rt可以被視為比較器108的非反相輸入端與地之間的目標電阻。由于vref可以是v電源的一半，所以圖1a(或圖1b)的電路的目標可以被陳述為將可變阻抗電路104的阻抗校準為rt。更具體地，所述目標可以被陳述為調節可變阻抗電路104的阻抗直到它等于或至少接近于rt。

在通過片上校準電阻器110的電流的大小等于溫度無關參考電流(itiref)的假設下，等式7如下：

(vref-vm)/rd＝vref/rt(7)

在等式7中，vref-vm指的是片上校準電阻器110上的電壓。如以上所討論的，片上校準電阻器110的電阻(rd)具有溫度系數。

在一個實施例中，調制電壓(vm)基于ptat電流。等式8a根據來自iptat電流源201的ptat電流和圖2a中的其他元件描述了調制電壓(vm)。回想到，當片上校準電阻器110具有正的tco時，可以使用圖2a的電路。

調制電壓(vm)具有等式8a中的兩個部件。每個部件包括電壓調制電阻器212的電阻(rct)乘以電流。回想到，通過晶體管208的電流(ictat)可以被反射到電壓調制電阻器212。還回想到，通過晶體管208的電流可以具有兩個部件。那些部件之一可以由vbgp/rbgr給出。這是由于通過運算放大器202被提供到電阻器rbgr206的vbgp的影響。其他電流是iptat電流。因此，在一個實施例中，ictat等于由vbgp/rbgr給出的部件減去iptat電流(參見等式4)。在等式8a中，根據波爾茲曼常數(k)、開爾文絕對溫度(t)、電子(q)上的電荷的絕對值以及圖2b的二極管比率(n)(參見二極管244和246)來表達iptat電流。在一個實施例中，rptat是圖2a中的iptat電流源201的電阻。在一個實施例中，rptat是圖2b中的rptat電阻器242的電阻。

等式8b根據來自iptat電流源201的ptat電流和圖2d中的其他元件描述了調制電壓(vm)。回想到，當片上校準電阻器110具有負的tco時，可以使用圖2d的電路。

在一個實施例中，設計調制電壓(vm)，從而使得通過片上校準電阻器110的電流(icr)與溫度無關，如由等式9所指示的。

考慮到相對于溫度為零的icr的導數，等式10a和10b中的以下情況可以適用于：

(10a)(當vmtco是負的時)

(10b)(當vmtco是正的時)

以下是等式7的復述，注意調制電壓(vm)和片上校準電阻器(rd)的溫度相關性：

一個實施例的目標是使得調制電壓(vm)消除片上校準電阻器110的tco。這一目標由等式12反映，表達了針對調制電壓的溫度相關性的情況，以便消除片上校準電阻器的tco。在等式12中，tcord可以是有關形成片上校準電阻器110的(多種)材料(如果使用摻雜，則是在摻雜后)的電阻率的溫度系數。換句話說，tcord可以是有關片上校準電阻器110的電阻的溫度系數。在一個實施例中，tcord是正的值。然而，取決于因素，比如，制作片上校準電阻器的材料、摻雜水平、摻雜劑材料等，tcord可以是負的值。注意，無論片上校準電阻器的tco是正的還是負的，等式12可以成立。

等式13針對一個實施例給出了設計公式，其中，有關溫度的調制電壓(vm)的導數可以由等式12給出。

在一個實施例中，rptat的值可以是iptat電流源201的屬性。在一個實施例中，rptat是圖2b中的rptat電阻器242。根據已知的rptat的值，可以從等式12和13中確定對于rct而言合適的值。在使用圖2a的電路的情況下，發現對于rct而言合適的值后，可以從例如具有對于vm而言適合水平的等式8a確定對于rbgr的值而言合適的值。

注意，可以微調片上校準電阻器110以針對過程變化進行補償。例如，如果片上校準電阻器110由摻雜多晶硅形成，它的電阻可以取決于因素，如，晶粒邊界的數量和大小、多晶硅的形狀(長度、寬度和高度)、摻雜濃度等。在一個實施例中，微調片上校準電阻器110，從而使得在參考溫度下，它的電阻等于目標電阻。

在一個實施例中，由于供電電壓v電源的變化，電壓調制電阻器rct212的電阻是可變的。圖5示出了電路的一個實施例，所述電路用于根據供電電壓來改變電壓調制電阻器rct212的電阻。電源電壓被提供給模擬數字轉換器(adc)502。adc502生成與供電電壓v電源的大小成比例的數字信號rs。數字信號rs被提供給電壓調制電阻器rct212。電壓調制電阻器rct212被配置成用于基于數字信號rs來修改其電阻。

在一些實施例中，阻抗校準電路100是存儲器設備的一部分。以下討論提供了示例存儲器設備的結構的細節，所述存儲器設備可以所提出的實現用于確定阻抗碼的技術。

圖6a是3d堆疊式非易失性存儲器設備的透視圖。存儲器設備800包括襯底801。在襯底上或之上的是存儲器單元(非易失性存儲元件)的示例塊blk0和blk1。同樣在襯底上的是帶有供所述塊使用的電路的外圍區域804。襯底801還可以承載這些塊下的電路以及攜帶電路的信號的以導電路徑形式被圖案化的一個或多個下部金屬層。這些塊形成在存儲器設備的中間區域802中。在存儲器設備的上部區域803中，一個或多個上部金屬層以導電路徑形式被圖案化以攜帶電路的信號。每個塊包括存儲器單元的堆疊區，在該堆疊區中所述堆疊的交替層級表示字線。在一種可能的方法中，每個塊具有相對的分層側面，豎直觸點從這些側面向上延伸至上部金屬層以形成至導電路徑的連接。盡管描繪了兩個塊作為示例，但是可以使用在x方向和/或y方向上延伸的附加塊。此外，注意如果部件直接連接的或間接連接的，則認為部件是連接的。

在一種可能的方法中，在x方向上的平面的長度表示至字線的信號路徑在一個或多個上部金屬層中延伸的方向(字線方向或sgd線方向)，以及在y方向上的平面的寬度表示至位線的信號路徑在一個或多個上部金屬層中延伸的方向(位線方向)。z方向表示存儲器設備的高度。

圖6b是存儲器設備800(比如，圖6a的3d堆疊式非易失性存儲器設備800)的功能框圖。存儲器設備800可以包括一個或多個存儲器管芯808。存儲器管芯808包括存儲器單元的存儲器結構826，比如，儲器單元的陣列、控制電路810以及讀取/寫入電路828。在3d配置中，存儲器結構可以包括圖8a的塊blk0和blk1。存儲器結構826可經由行解碼器824通過字線以及經由列解碼器832通過位線來尋址。讀取/寫入電路828包括多個感測塊sb1，sb2，...，sbp(感測電路)，并且允許并行地對一頁存儲器單元進行讀取或編程。通常，控制器822與一個或多個存儲器管芯808一樣包括在相同的存儲器設備800(例如，可移除存儲卡)中。在一些實施例中，一個控制器將與多個存儲器管芯進行通信。命令和數據經由數據總線820在主機840與控制器822之間以及經由線818在控制器與一個或多個存儲器管芯808之間傳輸。在一個實施例中，存儲器管芯具有i/o電路700。i/o電路700可以包含輸出緩沖器。在一個實施例中，利用圖1的電路來執行輸出緩沖器的zq校準。

存儲器結構826可以是存儲器單元(例如，nand閃速存儲器單元)的二維結構或三維結構。存儲器結構可以包括包含3d陣列的存儲器單元的一個或多個陣列。存儲器結構可以包括單片三維存儲器結構，其中，多個存儲器層級形成于單一基板(比如，晶片)上方而無介入中間的基板。存儲器結構可以包括任何類型的非易失性存儲器，所述非易失性存儲器被單片式地形成為存儲器單元的陣列的一個或多個物理級，所述存儲器單元具有布置在硅襯底之上的有源區。存儲器結構可以在非易失性存儲器設備中，所述非易失性存儲器設備具有與存儲器單元的操作相關聯的電路，無論相關聯的電路在襯底之上或之內。

控制電路810與讀取/寫入電路828協作以對存儲器結構826執行存儲器操作，并且包括狀態機812、片上地址解碼器814以及功率控制模塊816。狀態機812提供存儲器操作的芯片級控制。可以提供參數存儲813用于存儲操作參數。

片上地址解碼器814提供主機或存儲器控制器所使用的地址與解碼器824和832所使用的硬件地址之間的地址接口。功率控制模塊816在存儲器操作期間對供應給字線和位線的功率和電壓進行控制。它可以包括3d配置中用于字線層(wll)的驅動器、sgs和sgd晶體管以及源極線。在一種方法中，感測塊可以包括位線驅動器。sgs晶體管是nand串的源極端處的選擇柵極晶體管，而sgd晶體管是nand串的漏極端處的選擇柵極晶體管。

在各個實施例中，控制電路810、狀態機812、解碼器814/824/832、功率控制模塊816、感測塊sb1，sb2，...，sbp、讀取/寫入電路828以及控制器822中的一個或多個可以被認為是至少一個或多個控制電路。

片外控制器822可以包括處理器822c以及存儲設備(存儲器)，比如，rom822a和ram822b。存儲設備包括碼比如指令的集合，而處理器822c可操作用于執行所述指令的集合以提供本文所描述的功能性。可替代地或另外地，處理器822c可以訪問來自存儲器結構(比如，一條或多條字線中的存儲器單元的保留區域)的存儲設備826a的碼。

除nand閃速存儲器之外，還可以使用其它類型的非易失性存儲器。

半導體存儲器設備包括易失性存儲器設備(如動態隨機存取存儲器(“dram”)或靜態隨機存取存儲器(“sram”))、非易失性存儲器設備(如電阻式隨機存取存儲器(“reram”)、電可擦除可編程只讀存儲器(“eeprom”)、閃速存儲器(其還可以被考慮為eeprom的子集)、鐵電隨機存取存儲器(“fram”)、和磁阻隨機存取存儲器(“mram”))、以及能夠存儲信息的其他半導體元件。每種類型的存儲器設備可以具有不同的配置。例如，閃速存儲器設備可以被配置成nand或nor配置。

存儲器設備可由無源和/或有源元件以任何組合來形成。通過非限制性示例的方式，無源半導體存儲器元件包括reram設備元件，在一些實施例中，所述元件包括如反熔絲或相變材料等電阻率切換存儲元件以及(可選地)如二極管或晶體管等操控元件。進一步通過非限制性示例的方式，有源半導體存儲器元件包括eeprom和閃速存儲器設備元件，在一些實施例中，所述元件包括如浮柵、導電納米顆粒、或電荷存儲介電材料等包含了電荷存儲區域的元件。

多個存儲器元件可以被配置為使得它們串聯連接或使得每個元件是可單獨訪問的。通過非限制性示例的方式，nand配置(nand閃速存儲器)中的閃速存儲器設備通常包含串聯連接的存儲器元件。nand串是串聯連接的晶體管的集合的示例，所述串聯連接的晶體管包括存儲器單元和選擇柵極晶體管。

nand閃速存儲器陣列可以被配置為使得陣列由多個存儲器串構成，其中，串由共享單個位線并作為群組被訪問的多個存儲器元件構成。可替代地，存儲器元件可以被配置為使得每一個元件是可單獨訪問的(例如，nor存儲器陣列)。nand和nor存儲器配置是示例性的，并且存儲器元件可以以其他方式配置。

位于基板內和/或其上方的半導體存儲器元件可以被安排在兩個或三個維度(如二維存儲器結構或三維存儲器結構)中。

在二維存儲器結構中，半導體存儲器元件被安排在單個平面或單個存儲器設備級中。通常，在二維存儲器結構中，存儲器元件被安排在基本上平行于支撐存儲器元件的襯底的主要表面而延伸的平面中(例如，在x-y方向平面中)。襯底可以是在其上方或在其中形成存儲器元件層的晶片，或者其可以是在形成存儲器元件之后附接至其上的載體襯底。作為非限制性示例，襯底可以包括如硅等半導體。

可以在單個存儲器設備級中將存儲器元件安排成有序陣列，比如在多個行和/或列中。然而，可以在非規則或非正交配置中排列存儲器元件。存儲器元件中的每個存儲器元件可以具有兩個或多個電極或接觸線，比如位線和字線。

三維存儲器陣列被安排成使得存儲器元件占據多個平面或多個存儲器設備級，由此在三個維度(即，在x方向、y方向和z方向上，其中，z方向基本上垂直于并且x和y方向基本上平行于襯底的主表面)中形成結構。

作為非限制性示例，三維存儲器結構可以被豎直地安排成多個二維存儲器設備級的堆疊。作為另一個非限制性示例，三維存儲器陣列可以被安排成多個豎直列(例如，基本上垂直于襯底的主表面延伸的列，即，在y方向上)，每列具有多個存儲器元件。可以在二維配置中(例如，在x-y平面中)安排所述列，導致存儲器元件的三維安排，元件位于多個豎直堆疊的存儲器平面上。存儲器元件在三個維度中的其他配置也可以構成三維存儲器陣列。

通過非限制性示例的方式，在三維nand存儲器陣列中，存儲器元件可以被耦合在一起，以便在單個水平(例如，x-y)存儲器設備級內形成nand串。可替代地，存儲器元件可以被耦合在一起，以便形成橫跨多個水平存儲器設備級的豎直nand串。可以設想其他三維配置，其中，一些nand串包含單個存儲器級中的存儲器元件，而其他串包含跨越多個存儲器級的存儲器元件。還可以在nor配置中和在reram配置中設計三維存儲器陣列。

通常，在單片式三維存儲器陣列中，在單個襯底上方形成一個或多個存儲器設備級。可選地，單片式三維存儲器陣列還可以具有至少部分地位于單個襯底內的一個或多個存儲器層。作為非限制性示例，襯底可以包括如硅等半導體。在單片式三維陣列中，構成陣列的每個存儲器設備級的層通常在陣列的基礎存儲器設備級的層上形成。然而，單片式三維存儲器陣列的鄰近存儲器設備級的層可以被共享或在存儲器設備級之間存在中間層。

然后，再次，二維陣列可以被單獨地形成并且然后被封裝在一起，以便形成具有多個存儲器層的非單片式存儲器設備。例如，非單片式堆疊存儲器可以通過在單獨地基板上形成存儲器級然后將存儲器級堆疊在彼此頂上來構造。可以減薄襯底或者可以在堆疊之前將其從存儲器設備級中移除，但是因為存儲器設備級最初地在單獨的襯底上方形成，所以所產生的存儲器陣列不是單片式三維存儲器陣列。此外，多個二維存儲器陣列或三維存儲器陣列(單片式或非單片式)可以在單獨的片上形成然后被封裝在一起，以便形成堆疊芯片存儲器設備。

存儲器元件的操作以及與存儲器元件的通信通常需要相關聯的電路。作為非限制性示例，存儲器設備可以具有用于控制和驅動存儲器元件完成如編程和讀取等功能的電路。此相關聯的電路可以位于與存儲器元件相同的襯底上和/或位于單獨的襯底上。例如，用于存儲器讀取-寫入操作的控制器可以位于單獨的控制器片上和/或位于與存儲器元件相同的襯底上。

圖7描繪了具有直串的3d非易失性存儲器設備的塊的橫截面視圖。所述塊包含多個非易失性存儲元件。這是可以用在圖6b中的存儲器陣列中的一個示例。堆疊777包含導電(sgs、wl0-wl5和sgd)層與絕緣(d0-d8)層的交替層。導電層可以是鎢、高摻雜硅等。絕緣層可以是氮化硅等。在多層堆疊中描繪了與nand串nsb0至nsb5相對應的存儲器單元的列。堆疊777包括襯底801、襯底上的絕緣膜709以及源極線slb0的一部分。nand串nsb0至nsb5各自位于不同的子塊中，但是位于共同集合的nand串中。nsb0具有源極端603和漏極端701。還描繪了縫隙702與其他縫隙。縫隙可以由諸如氧化硅的絕緣體形成。還描繪了位線blb0的一部分。虛線描繪了存儲器單元和選擇柵極。存儲器單元位于層wl0-wl5中。選擇柵極位于層sgs和sgd中。

在各個實施例中，耦合到校準節點并且用于供應與輸入碼成比例的可變阻抗的可變阻抗裝置可以包括可變阻抗電路104、可變阻抗電路104a、可變阻抗電路104b、多個晶體管402、多個晶體管422和/或其他硬件。其他實施例可以包括用于供應與輸入碼成比例的可變阻抗的相似或等效的裝置。

在各個實施例中，用于調制具備具有正溫度系數的電阻的校準電阻器處的電壓以便基本上消除校準電阻器的正溫度系數以使得經過校準電阻器的電流與溫度無關的電壓調制裝置可以包括電壓調制電路232、參考電壓電路236、iptat源201、電阻器206和212、運算放大器202和216以及晶體管204，208，210和218、運算放大器214、晶體管222和/或其他硬件。iptat源201可以包括運算放大器240、pmos晶體管248、pmos晶體管250、pmos晶體管252、rptat電阻器242、二極管244以及二極管246。其他實施例可以包括用于調制具備具有正溫度系數的電阻的校準電阻器處的電壓以便基本上消除校準電阻器的正溫度系數以使得經過校準電阻器的電流與溫度無關的相似或等效的裝置。

在各個實施例中，用于基于經過校準電阻器的電流向校準節點提供溫度無關參考電流的溫度無關參考電流提供裝置可以包括溫度無關參考電流電路234、片上校準電阻器110、晶體管222和224、溫度無關參考電流生成電路106、傳送電路(例如，電流鏡)279、晶體管262、晶體管260和/或其他硬件。其他實施例可以包括用于基于經過校準電阻器的電流向校準節點提供溫度無關參考電流的相似或等效裝置。

在各個實施例中，用于對校準電壓與參考電壓進行比較以判定校準電壓是小于還是大于參考電壓的比較裝置可以包括比較器108、運算放大器和/或其他硬件。其他實施例可以包括用于對校準電壓與參考電壓進行比較以判定校準電壓是小于還是大于參考電壓的相似或等效的裝置。

在各個實施例中，用于響應于校準電壓是小于還是大于參考電壓而修改至可變阻抗裝置的輸入碼的輸入碼修改裝置可以包括校準邏輯102、處理器822c、狀態機812、存儲在rom822a和ram822b中的碼、存儲設備826a和/或其他硬件。其他實施例可以包括用于響應于所述校準電壓是小于還是大于溫度無關參考電流而修改至所述校準電流供應裝置的輸入碼的相似或等效的裝置。

本文所公開的其他實施例包括一種裝置，所述裝置包括參考電流生成電路的裝置，所述參考電流生成電路被配置成用于基于通過位于集成電路上的校準電阻器的電流來生成溫度無關參考電流并且用于向校準節點提供所述溫度無關參考電流。所述裝置進一步包括可變阻抗電路和比較器，所述可變阻抗電路耦合到校準節點，并且比較器具有耦合到校準節點的第一輸入端和耦合到參考電壓的第二輸入端。

在一個實施例中，前一段中的所述裝置進一步包括參考電壓電路，所述參考電壓電路被配置成用于向校準電阻器的第一端子提供基本上等于參考電壓的電壓。所述裝置進一步包括電壓調制電路，所述電壓調制電路耦合到所述校準電阻器的所述第二端子，其中，所述電壓調制電路被配置成用于調制所述校準電阻器的所述第二端子處的電壓以便基本上消除所述校準電阻器的所述溫度系數，其中，經過所述校準電阻器的電流與溫度無關。所述裝置進一步包括溫度無關參考電流電路，所述溫度無關參考電流電路被配置成用于從經過校準電阻器的溫度無關電流中得到溫度無關參考電流。

在一個實施例中，前兩段中的任一段所述的裝置的參考電流生成電路被配置成用于將所述溫度無關參考電流生成為具有基本上等于所述參考電壓除以所述可變阻抗電路正被校準到的目標電阻(rt)的大小。

在一個實施例中，前三段中的任一段所述的裝置進一步包括邏輯，所述邏輯被配置成用于響應于由所述比較器輸出的所述信號來修改所述可變阻抗電路的所述阻抗以便執行zq校準。

本文所公開的一個實施例包括一種方法，所述方法包括：向校準電阻器的第一端子供應參考電壓，所述校準電阻器具備具有正溫度系數的電阻，其中，所述校準電阻器位于集成電路上；生成具有負溫度系數的補償電壓；向所述校準電阻器的第二端子提供所述補償電壓，其中，所述補償電壓基本上消除所述校準電阻器的所述正溫度系數，其中，通過所述校準電阻器的電流具有與溫度無關的大小；向校準節點提供溫度無關參考電流，所述溫度無關參考電流反映通過所述校準電阻器的所述電流，其中，所述溫度無關參考電流基于所述參考電壓和目標校準電阻；向可變阻抗電路提供校準信號以使得所述可變阻抗電路改變其阻抗；對所述校準節點處的校準電壓與所述參考電壓進行比較；以及基于對所述校準電壓與所述參考電壓進行比較的結果來調節所述校準信號。

本文所公開的一個實施例包括非易失性存儲設備，所述非易失性存儲設備包括多個非易失性存儲元件、參考電流生成電路、可變阻抗電路、比較器以及校準電路。參考電流生成電路包括具有第一端子和第二端子的校準電阻器。所述第一端子耦合到提供第一電壓的電壓源。所述校準電阻器的電阻具有正溫度系數。所述參考電流生成電路被配置成用于調制所述校準電阻器的所述第二端子處的第二電壓以便消除所述校準電阻器的正溫度系數，從而使得經過所述校準電阻器的電流與溫度無關。所述參考電流生成電路被配置成用于基于經過校準電阻器的電流來向校準節點提供溫度無關參考電流。所述可變阻抗電路耦合到所述校準節點。所述比較器具有耦合到所述校準節點的第一輸入端以及耦合到提供參考電壓的節點的第二輸入端。所述比較器被配置成用于輸出指示所述校準節點處的校準電壓是大于還是小于參考電壓的信號。所述校準電路被配置成用于基于指示校準電壓是大于還是小于參考電壓的所述信號來改變可變阻抗電路的阻抗。

本文所公開的一個實施例包括一種非易失性存儲設備，所述非易失性存儲設備包括三維存儲器陣列，所述三維存儲器陣列包括多個非易失性存儲元件、校準電阻器、參考電流生成電路、可變阻抗電路以及比較器。所述校準電阻器具備具有正溫度系數的電阻，其中，所述校準電阻器具有耦合到第一參考電壓和第二參考電壓的第一端子。所述參考電流生成電路可以被配置成用于生成具有負溫度系數的補償電壓。所述參考電流生成電路可以被配置成用于向校準電阻器的第二端子提供補償電壓，其中，由于第一參考電壓和補償電壓，在校準電阻器中流動的電流與溫度無關。所述參考電流生成電路可以被配置成用于基于在校準電阻器中流動的電流來向校準節點提供溫度無關參考電流。所述可變阻抗電路耦合到所述校準節點。所述比較器具有耦合到校準節點的第一輸入端以及耦合到參考電壓的第二輸入端。所述比較器可以被配置成用于響應于所述校準節點處的校準電壓與所述第二參考電壓的比較而輸出信號。

本領域技術人員將認識到，本技術不限于所述的二維和三維示例性結構，而是覆蓋在如本文所述的以及如由本領域技術人員所理解的本技術的精神和范圍內的所有相關的存儲器結構。本發明的以上詳細描述為了示例和描述的目的而給出。不旨在窮舉或限制本發明到所公開的精確形式。根據以上教導很多修改和變型是可能的。為了最好地解釋本發明的原理及其實際應用，選取了所描述的實施例，由此使得本領域技術人員能夠以各個實施例以及適于所想到的特定用途的各種修改而最佳地利用本發明。旨在于讓本發明的范圍由所附權利要求限定。