一種基于FPGA的多路數字量采集處理板卡的制作方法

本實用新型涉及一種工業現場數字量采集處理技術，特別是一種基于FPGA的多路數字量采集處理板卡。

背景技術：

在工業測試領域一般需要對測試設備進行各種不同格式信號的采集，并對采集到的信號分析，最終顯示、輸出測試結果。工業采集卡如USB總線板卡、PCI總線板卡等，作為常用的信號采集設備使用十分方便。隨著大規模集成電路的發展，信號測試領域又出現了各種數字信號傳輸的數字I/O板卡。目前，數字I/O板卡已經在自動化檢測系統、電子和邏輯測試、面板和芯片校驗、并行數據通信和電信設備檢查等各個領域得到了廣泛應用，然而在一些特殊的場合，對數據采集卡的采集速率和穩定性都有較高的要求。

技術實現要素：

本實用新型的目的在于克服現有技術的不足，提出一種采集速率高，穩定性好的數字采集處理板卡。

本實用新型的一種基于FPGA的多路數字量采集處理板卡，包括FPGA芯片、FPGA配置芯片、邏輯電平轉換單元、VME總線接口單元、板級緩存單元、時鐘單元和系統電源等模塊構成，其中用來實現工業現場測試設備的數據采集及邏輯處理的FPGA芯片為協處理器，主要實現輸入輸出信號的串并、并串變化和速率變換等邏輯處理；用來實現FPGA芯片AS配置模式的FPGA配置芯片基于硬件描述語言VHDL使數字量采集處理板卡程序存儲在FPGA配置芯片中；邏輯電平轉換單元主要通過74LVTH16245集成電路完成數據總線電平轉換與驅動；VME總線接口單元在FPGA芯片內部，通過VHDL語言編程實現VME總線數據傳輸格式的要求；板級緩存單元用來緩存數字量采集處理板卡與上位機通信過程中產生的數據，時鐘單元用于向數字量采集處理板卡提供工作基準時鐘信號，系統電源為基于FPGA的多路數字量采集處理板卡各功能單元提供板級電源。本實用新型利用了VME總線優勢，既可以向工業現場設備發送不同類型的信號，也可以采集工業現場設備返回的數據，支持多路數據并行傳輸，數據傳輸速率和精度較高，并且可以實現大數據量的傳送。數據發送時，測試人員可以在上位機測試軟件中設置不同的信號序列，并根據測試需要設置數據格式及數據速率；數據采集時，可接收不同速率及電平的數據，并在上位機測試軟件中進行顯示，用于觀察測試結果。

進一步，本實用新型的基于FPGA的多路數字量采集處理板卡與輸入信號端之間采用光電耦合器進行隔離，光電耦合器D1PS2805的1腳與2腳通過電阻R1、電阻R2組成的光電耦合保護電路與電阻R3、電容C1組成的光電耦合吸收電路實現連接，光電耦合器D1PS2805的4腳通過電阻R4上拉后送入FPGA芯片進行邏輯處理。

進一步，本實用新型的基于FPGA的多路數字量采集處理板卡與輸出信號端之間采用光繼電器進行隔離，光繼電器P2、P1的輸入端通過電阻R1、R2組成的保護電路與FPGA芯片的IO管腳連接，光繼電器P2、P1的輸出端OUT1、OUT2分別與插座S1的1腳與2腳相連。

與現有技術相比，本實用新型具有以下有益的技術效果：

本實用新型的一種基于FPGA的多路數字量采集處理板卡，是一款利用了VME總線優勢的測試板卡，支持多路數據并行傳輸，可以實現高速率、高精度和大數據量傳輸，操作簡單，易于維護，穩定性好，可以廣泛應用于數模轉換測試、信號采集分析和混合信號測試等方面。

附圖說明

圖1為本實用新型的多路數字量采集處理板卡工作模式示意圖。

圖2為本實用新型的系統框圖。

圖3為本實用新型的據處理框圖。

圖4為本實用新型的輸入光電耦合保護電路。

圖5為本實用新型的輸出光繼電器隔離電路。

具體實施方式

下面結合具體的實施例對本實用新型做進一步的詳細說明。

參見附圖1，基于FPGA的多路數字量采集處理板卡，通過上位機程序控制其工作模式，采用ARM芯片作為主處理器，通過VME總線與上位機實現通信，ARM處理器內部具有JTAG型掃描鏈，可以提供JTAG接口實現系統在線調試。參見附圖2，該基于FPGA的多路數字量采集處理板卡包括FPGA芯片1、FPGA配置芯片2、邏輯電平轉換單元3、VME總線接口單元4、板級緩存單元5、時鐘單元6和系統電源7等模塊構成，其中FPGA芯片1主要實現輸入輸出信號的串并、并串變化、速率變換等邏輯處理；FPGA配置芯片2主要用來實現FPGA芯片1的AS配置模式，基于硬件描述語言VHDL實現的數字量采集處理板卡程序存儲在FPGA配置芯片2中；邏輯電平轉換單元3主要通過74LVTH16245集成電路，完成數據總線電平轉換與驅動；VME總線接口單元4在FPGA芯片內部，通過VHDL語言編程實現VME總線數據傳輸格式的要求；板級緩存單元5用來緩存數字量采集處理板卡與上位機通信過程中產生的數據；時鐘單元6用于向數字量采集處理板卡提供工作基準時鐘信號；系統電源7為基于FPGA的多路數字量采集處理板卡各功能單元提供板級電源。該基于FPGA的多路數字量采集處理板卡通過上位機程序控制其工作模式，包括激勵數據的產生、激勵數據的發送、測試數據的采集和測試數據的顯示及存儲。激勵數據的產生與發送為數字量采集處理板的輸出方向，測試數據的采集與顯示為數字量采集處理板輸入方向。上位機在數字量采集處理板的操作界面按通道生成數據，上位機設置數據發送的格式、速率，數字量采集處理板以選擇的數據格式向被測設備發送激勵數據，同時向被測設備發送同步時鐘用于數據同步。上位機根據被測設備發送的測試數據格式選定數字量采集處理板的輸入數據速率及邏輯電平，同時被測設備為數字量采集處理板提供觸發信號及同步時鐘信號。當上位機需要顯示測試數據時，數字量采集處理板將采集的數據送往上位機顯示。整個系統具備較高的兼容性和可擴展性。

參見附圖3該基于FPGA的多路數字量采集處理板卡與來自于工業現場設備的32路數字輸入信號之間采用光電耦合器進行隔離，與輸出信號端之間采用光繼電器進行隔離。參見附圖4，隔離1路數字輸入信號的光電耦合器D1PS2805的1腳與2腳通過電阻R1、電阻R2組成的光電耦合保護電路與電阻R3、電容C1組成的光電耦合吸收電路實現連接，光電耦合器D1PS2805的4腳通過電阻R4上拉后送入FPGA芯片1進行邏輯處理。數字輸入信號經光耦隔離后送入FPGA芯片進行邏輯處理，并送入CPU處理，最后通過VME總線發送給上位機顯示。上位機需要向工業現場設備傳送數據時，在數字量采集處理板的操作界面按通道生成數據，上位機設置數據發送的格式、速率，數字量采集處理板以選擇的數據格式向被測設備發送激勵數據，同時向被測設備發送同步時鐘用于數據同步。以達到減少外界信號對于數字輸入信號的干擾。光電耦合電路設計中采用吸收電路，提夠輸入信號的門限，從而杜絕感應耦合產生低壓信號造成的誤操作。參見附圖5，隔離兩路數字輸出信號的光繼電器AQY212的P2和P1輸入端通過電阻R1、R2組成的保護電路與FPGA芯片1的IO管腳連接，光繼電器P2、P1的輸出端OUT1、OUT2分別與插座S1的1腳與2腳相連，從而增強抗干擾能力，增加信號輸出的穩定性。