基于DSP和FPGA的微盤控制系統的制作方法

本實用新型涉及一種控制系統，具體涉及基于DSP和FPGA的微盤控制系統。

背景技術：

在計算機有著廣泛應用的當今，數據采集在計算機數據處理及控制領域是一個非常重要的方面，它是連接計算機數字處理越來越趨向于數字化處理。數據采集技術是信息科學的一個重要分支，它是以傳感器技術、信號檢測與處理、計算機技術以及電子學燈學科為基礎形成的綜合應用的技術學科。研究信息數據的采集、存儲、處理以及控制等在雷達、通信、水聲、遙感、地質勘探、振動工程、無損檢測、語音處理、智能儀器、工業自動控制以及生物科學工程等諸多領域有著廣泛的應用。但是現有技術中存在著一些問題還有待改進，例如傳感器數據采集速度較慢，所采集的數據精度較低，整個數據處理的系統穩定性也有待提高。

隨著處理器技術的迅猛發展，以嵌入式計算機系統為核心的數據采集系統已在測量領域占有統治地位，數據采集系統就是將現場采集到的數據進行處理、傳輸、顯示和存儲等操作的設備。一般情況下，數據采集系統有三大部分組成，第一部分是對模擬信號的預處理，主要是對信號進行濾波和放大等。第二部分是模擬/數字轉換，將模擬信號轉變為易于被處理的數字信號。第三部分是數字信號的處理、存儲以及處理結果的顯示和輸出。

技術實現要素：

本實用新型所要解決的技術問題是數據采集速度慢、精度低、系統穩定性差，目的在于提供基于DSP和FPGA的微盤控制系統，FPGA能夠解決低層的信號預處理算法處理的數據大，對處理速度要求高但運算結構相對較簡單的問題，DSP能夠解決高層處理算法的數據量較低層，算法少，但是算法的控制結構復雜的問題，結合FPGA和DSP兼顧速度和靈活性，同時滿足底層信號和高層信號的處理要求。

本實用新型通過下述技術方案實現：

基于DSP和FPGA的微盤控制系統，包括DSP外圍電路和FPGA外圍電路，所述DSP外圍電路與FPGA外圍電路接；所述DSP外圍電路包括DSP芯片、電源監控模塊、手動復位、SDRAM和FLASH，所述電源監控模塊與DSP芯片的RST連接，所述手動復位與電源監控模塊連接，所述SDRAM、FLASH均與DSP芯片的EMIF連接；FLASH的選擇主要考慮可靠性、容量、讀寫時間、寫周期和擦除周期、功耗以及與DSP芯片的兼容性。

EMIF是外部存儲總線接口，該接口的CE0空間連接了一片同步動態隨機存儲器（SDRAM），CE1空間連接一片用于存放程序的FLASH存儲器，CE3和CE4空間連接至FPGA外圍電路；GPIO是通用I/O口，GPIO與中斷信號（INT）連接至FPGA外圍電路。DSP的復位電路是指為DSP系統提供初始化信號，使其恢復到原始狀態的一個過程，并且提供了一個手動復位；電源監控模塊中使用了電源監控模塊芯片，能夠自動識別DSP芯片的狀態而發出復位信號。

FPGA外圍電路包括FPGA芯片、RS422總線模塊、RS232總線模塊、CAN總線模塊以及里程和秒脈沖信號模塊，所述RS422總線模塊包括RS422接收器、全雙工RS422收發器和第一光耦隔離器，所述RS422接收器和全雙工RS422收發器均與第一光耦隔離器連接；所述RS232 總線模塊包括RS232接收器、RS232發送器和第二光耦隔離器，所述RS232接收器和RS232發送器均與第二光耦隔離器連接；所述CAN總線模塊包括CAN總線收發器、第三光耦隔離器和CAN總線控制器，所述CAN總線收發器、第三光耦隔離器和CAN總線控制器依次連接；所述第一光耦隔離器、第二光耦隔離器和CAN總線控制器均與FPGA芯片連接；所述里程和秒脈沖信號模塊包括電平匹配模塊和緩沖芯片，所述電平匹配模塊和緩沖芯片均與FPGA芯片連接。

FPGA主要是DSP外圍電路的橋梁，除FPGA以外的外設都要先經過FPGA進行驅動，完成數據的收發、數據預處理以及打包等，為了使FPGA外圍電路和DSP外圍電路之間的通信更方便和靈活，DSP外圍電路的外部總線接口及其兩路片選信號CE2和CE3都接到FPGA，并且DSP的幾個通用輸入/輸出接口（GPIO）和外部中斷輸入接口（INT）也與FPGA芯片連接。RS422總線模塊中RS422接收的是陀螺數據，陀螺數據是指利用慣性元件（陀螺儀和加速度計）測量運載體的運動加速度及角速度信息。RS232總線模塊接收的是GPS、氣壓計的信息。

進一步地，基于DSP和FPGA的微盤控制系統，所述DSP外圍電路還包括緩沖模塊，所述緩沖模塊與DSP芯片的JTAG接口連接。JTAG接口用于與外部仿真器連接，便于程序調試和下載，緩沖模塊可以使JTAG接口與仿真器更好的交換數據。

進一步地，基于DSP和FPGA的微盤控制系統，還包括第一有源晶振和第二有源晶振，所述第一有源晶振與FPGA芯片連接，所述第二有源晶振與DSP芯片的CLK連接。有源晶振是一個完整的振蕩器，它不需要DSP的內部振蕩器，信號質量好，比較穩定，而且連接方式簡單，不需要復雜的配置電路。

本實用新型與現有技術相比，具有如下的優點和有益效果：

1、本實用新型中，FPGA能夠解決低層的信號預處理算法處理的數據大，對處理速度要求高但運算結構相對較簡單的問題，DSP能夠解決高層處理算法的數據量較低層，算法少，但是算法的控制結構復雜的問題，結合FPGA和DSP兼顧速度和靈活性，提高數據采集速度、精度以及系統穩定性；

2、本實用新型中，使用電源監控模塊和手動復位，手動復位是人為動作，根據使用者需要能靈活控制復位時間，電源監控模塊使用電源監控模塊芯片自動識別DSP芯片的狀態，能自動發出復位信號。

附圖說明

此處所說明的附圖用來提供對本實用新型實施例的進一步理解，構成本申請的一部分，并不構成對本實用新型實施例的限定。在附圖中：

圖1為本實用新型結構示意圖。

具體實施方式

為使本實用新型的目的、技術方案和優點更加清楚明白，下面結合實施例和附圖，對本實用新型作進一步的詳細說明，本實用新型的示意性實施方式及其說明僅用于解釋本實用新型，并不作為對本實用新型的限定。

實施例

如圖1所示，基于DSP和FPGA的微盤控制系統，包括DSP外圍電路和FPGA外圍電路，所述DSP外圍電路包括DSP芯片、電源監控模塊、手動復位、SDRAM和FLASH，所述電源監控模塊與DSP芯片的RST連接，所述手動復位與電源監控模塊連接，所述SDRAM、FLASH均與DSP芯片的EMIF連接。

EMIF是外部存儲器總線接口，當DSP芯片內RAM容量不能滿足系統程序和數據存儲時，就需在片外進行存儲器擴展，DSP芯片訪問片外存儲器時必須通過EMIF，EMIF支持的存儲器類型包括同步突發靜態RAM（SBSRAM）、同步動態RAM（SDRAM）、異步器件、外部共享存儲器空間的器件。DSP芯片選用TMS320C6713，TMS320C6713的EMIF可對上述存儲器實現無縫接口，EMIF的整個外部空間容量為64MB，分為四個空間CE0-CE3，每個CE空間相互完全獨立，EMIF數據總線寬度為32Bit，同時支持8/16Bit的寄存器。由于DSP芯片不具備掉電程序存儲能力，所以DSP外圍電路必須設置一片用于掉電保存程序用的ROM芯片，這里采用的是FLASH。FLASH是一種高速的、電擦除、可改寫的非易失性存儲器，十分適合于數字信號處理系統。FLASH芯片選用SST39VF3201，該芯片具有較寬的讀寫電壓范圍（2.7V~3.6V）、較寬的工作溫度范圍（-40攝氏度~+85攝氏度）和較快的讀寫速度，可以支持三種模式的擦除方式。DSP芯片設置為16Bit外部ROM加載模式，在上電的時候自動以16Bit模式讀取CE1空間所連接的外部ROM中的1KB內容加載到內部程序存儲器并運行，超過1KB的程序就需要通過程序設計對DSP進行二次加載處理。

由于DSP芯片片內只有256Kbyte的內存空間，根據設計要求選取了容量為2M*32bit的SDRAM芯片作為DSP的外部高速存儲器。SDRAM芯片選用美光半導體公司的MT48LC2M32B2TG，該芯片具有工業級工作溫度范圍（-40攝氏度~+85攝氏度），可支持高達166MHz的時鐘速率，SDRAM分配為DSP芯片的CE0空間。

DSP的復位電路是指為DSP系統提供初始化信號，使其恢復到原始狀態的一個過程，TMS320C6713芯片是由RESET復位，低電平有效，而且輸入脈沖寬度要求小于100ns，在本實施例中，DSP芯片的復位電路采用一片電源管理芯片為核心，該芯片選用TI公司的TPS3836K33DBV，它的一路電源監控模塊輸入端連接至3.3V電源，起到檢測3.3V電源電壓的作用，其閾值電壓為2.93V，當電源電壓低于2.93V時，該芯片就會復位DSP。當電壓重新高于2.93V后，該芯片就會延時一段時間（10ms或200ms可選）后釋放復位信號（輸出高電平）。由于在穩壓電源的設計中已經做好了當1.2V核心電壓不正常時3.3VI/O電壓也無輸出的電路邏輯，所以只需單獨監控3.3V電壓，就可實現1.2V和3.3V其中有一個掉電或者異常就可以使DSP芯片復位，從而集成了上電復位和電源異常復位兩個功能。TPS3836K33DBV的另一路監控連接至手動復位和由FPGA 產生的看門狗復位，手動復位時就會拉低該引腳的電平。再由DSP的GPIO引腳FPGA發送看門狗脈沖信號，在FPGA內部構建一個看門狗功能的模塊來監控DSP發送過來的脈沖，當脈沖異常時，FPGA就會拉低監控芯片的輸入腳，觸發芯片使其復位DSP，這樣就實現了手動復位和看門狗復位功能的集成設計。TMS320C6713集成有標準JTAG接口，用于連接系統板和仿真器，通過該接口對DSP進行調試仿真和程序下載。

FPGA外圍電路包括FPGA芯片、RS422總線模塊、RS232總線模塊、CAN總線模塊以及里程和秒脈沖信號模塊，所述RS422總線模塊包括RS422接收器、全雙工RS422收發器和第一光耦隔離器，所述RS422接收器和全雙工RS422收發器均與第一光耦隔離器連接；所述RS232 總線模塊包括RS232接收器、RS232發送器和第二光耦隔離器，所述RS232接收器和RS232發送器均與第二光耦隔離器連接；所述CAN總線模塊包括CAN總線收發器、第三光耦隔離器和CAN總線控制器，所述CAN總線收發器、第三光耦隔離器和CAN總線控制器依次連接；所述第一光耦隔離器、第二光耦隔離器和CAN總線控制器均與FPGA芯片連接；所述里程和秒脈沖信號模塊包括電平匹配模塊和緩沖芯片，所述電平匹配模塊和緩沖芯片均與FPGA芯片連接。

RS232是異步通信中應用最廣的標準總線，采用負邏輯，信源端-5V~-15V為邏輯“1”電平，5V~+15V為“0”電平。接收端-3V~-15V為邏輯“1”電平，3V~+15V為“0”電平，噪聲容限為2V。這種信號電平與常規的TTL電平不同，需要電平轉換芯片實現TTL到RS232的轉換。RS232總線包括兩路RS232接收和2路RS232發送。RS232總線端與FPGA之間通過光耦隔離器隔離，RS232總線端供電由電源部分的隔離穩壓3.3V提供，以實現電氣隔離的要求。總線收發芯片選用MAXIM公司的雙通道RS232收發芯片MAX3232ESE，它具有功耗低、波特率高和價格低等優點。外接電容僅為0.1uF或1uF，供電電壓3.3V，通信速率可達120kbps，工作溫度范圍是-40攝氏度~+85攝氏度。隔離光耦選用飛兆公司的小型高速數據光耦芯片FODM8071，工作溫度范圍為-40攝氏度~+110攝氏度，數據傳輸速率可達20Mbit/s，兼容3.3V/5V供電系統。

RS422與RS232最大的差異在于RS422采用平衡式差分收發方式，利用兩條線來傳輸信號，從根本上消除了地線干擾。該方式抗抗干擾能力強，傳輸距離較遠。在本實施例中，RS422總線通道有六路，其中三路RS422只是接收，另外三路是全雙工。RS422總線端與FPGA通過光耦隔離器隔離，實現電器隔離的要求。三路RS422接收選用美信公司的4通道RS422總線接收芯片MAX3096ESE，工作電壓3.3V，通信速率可達10Mbps，3路全雙工RS422通信選用全雙工RS422通信芯片MAX3490 ，其工作電壓是3.3V，通信速率可達10Mbps，隔離光耦也選用飛兆公司的小型高速數據光耦芯片FODM8071。

CAN總線模塊中數據經過CAN總線收發器后，經過光耦與CAN總線控制器相連，由CAN總線控制器對接收的數據進行解碼，再將解碼后的數據發送到FPGA。CAN收發器是CAN總線通信控制器與物理總線之間的物理連接，它可以提供總線的差動發送能力和CAN控制器的差動接收能力。本實施例中CAN總線收發器選用TI公司的SN65HVD230QDQ1，電源電壓3.3V、低功耗，兼容PCA82C250引腳，通信速率可達1Mbps，具有熱關斷保護功能，工作溫度范圍-40攝氏度~+125攝氏度。隔離光耦選用飛兆公司的小型高速數據光耦芯片FODM8071。CAN總線控制器是總線通信的核心，負責對總線上的數據進行編碼解碼的工作。本實施例中CAN總線控制器選用Microchip公司的MCP2515，它是一款獨立控制器局域網絡協議控制器，完全支持CANV2.0B技術規范。該器件能發送和接收標準或擴展數據幀以及遠程幀。MCP2515自帶的兩個驗收屏蔽寄存器和六個驗收濾波寄存器可以過濾掉不想要的報文，因此減少了處理器的開銷。MCP2515與FPGA的連接是通過標準串行外設接口實現的。

里程信號和秒脈沖信號是脈沖信號，其低電平最大為1V，高電平為4.5V~12V，需要系統對其計數，里程信號不能直接與FPGA連接，這是由于信號電平特性不相符，因此里程信號先經過一個電平匹配緩沖電路，做相應的電平緩沖及整形后再連接到FPGA進行相應的計數處理。

基于DSP的微盤數據處理系統，還包括第一有源晶振和第二有源晶振，本實施例中，第一有源晶振和第二有源晶振的頻率均采用4.096MHz，所述第一有源晶振與FPGA芯片連接，所述第二有源晶振與DSP芯片的CLK連接。有源晶振是一個完整的振蕩器，它不需要DSP的內部振蕩器，信號質量好，比較穩定，而且連接方式簡單，不需要復雜的配置電路。

以上所述的具體實施方式，對本實用新型的目的、技術方案和有益效果進行了進一步詳細說明，所應理解的是，以上所述僅為本實用新型的具體實施方式而已，并不用于限定本實用新型的保護范圍，凡在本實用新型的精神和原則之內，所做的任何修改、等同替換、改進等，均應包含在本實用新型的保護范圍之內。