一種適用于多路并測的電流自動校準(zhǔn)電路和方法與流程

本發(fā)明涉及集成電路領(lǐng)域，尤其涉及一種適用于多路并測的電流自動校準(zhǔn)電路和方法。

背景技術(shù)：

在現(xiàn)代模擬及混合信號集成電路產(chǎn)業(yè)中，不同芯片的相同電流參數(shù)存在一定的離散度，所以，在測試階段需要將所有的電流參數(shù)進行校準(zhǔn)，特別是多路并測的電流自動校準(zhǔn)電路效率及精度直接影響到了芯片的整體成本。

單路的電流自動校準(zhǔn)電路如圖1所示，由基準(zhǔn)電流產(chǎn)生電路11、待測電流產(chǎn)生電路12、電流比較電路13、待測電流檔位控制電路14組成。基準(zhǔn)電流產(chǎn)生電路11產(chǎn)生的基準(zhǔn)電流iref和待測電流產(chǎn)生電路產(chǎn)生的待測電流itest通過電流比較電路13進行比較得到的控制信號a；待測電流檔位控制電路14根據(jù)控制信號a的狀態(tài)產(chǎn)生trim信號控制待測電流itest的值；當(dāng)待測電流itest和基準(zhǔn)電流iref相等時，trim信號將不再改變待測電流的值，以此流程實現(xiàn)待測電流itest的自動校準(zhǔn)。

現(xiàn)有的多路電流自動校準(zhǔn)電路方案中，基準(zhǔn)電流產(chǎn)生電路的實現(xiàn)是利用一個基準(zhǔn)電壓vref除以一個電阻r產(chǎn)生基準(zhǔn)電流iref，例如中國專利cn101871962a和cn1889000a中所示方案?，F(xiàn)有的多路電流自動校準(zhǔn)電路如圖2所示，由于電阻23在晶圓不同批次間、同批次不同晶圓間及同晶圓芯片間的離散度，會導(dǎo)致產(chǎn)生的基準(zhǔn)電流iref存在很大的離散度。其中，不同批次間芯片離散度最大，同批次不同晶圓間芯片離散度較大，同晶圓芯片間離散度最小。具體的，如果電流平衡電路的等效電阻為r1，離散度為a%（a包含正/負方向），二極管連接的mos器件等效電阻為r2，離散度為b%（b包含正/負方向），則電流輸入支路電阻離散度為，如果r1=m×r2，則電流輸入支路的離散度可表示為，只要輸入電阻平衡電路的離散度足夠小，就可以進一步的降低整個電流輸入支路的等效電阻離散度，使得分配到各個待測芯片的基準(zhǔn)電流離散度進一步減小。另外，該方法還會受到運算放大器21的輸入失調(diào)、電流鏡電路22失配的影響，通常為了減小這兩個非理想因素對基準(zhǔn)電流精度的影響，都會選擇增大相關(guān)器件的面積，這樣會浪費芯片面積。

技術(shù)實現(xiàn)要素：

本發(fā)明提出一種多路并測電流自動校準(zhǔn)電路方案，實現(xiàn)高精度的校準(zhǔn)性能。

本發(fā)明為解決其技術(shù)問題采用的技術(shù)方案為：

一種適用于多路并測的電流自動校準(zhǔn)電路，其中，基準(zhǔn)電流由外部測試環(huán)境產(chǎn)生并加入電流自動校準(zhǔn)電路，并與待測芯片數(shù)n匹配形成總基準(zhǔn)電流；

基準(zhǔn)電流通過電流平衡電路后連接到電流比較電路的一輸入端，待測電流產(chǎn)生電路產(chǎn)生的輸出電流連接到電流比較電路的另一輸入端，電流比較電路的輸出端連接到待測電流檔位控制電路的輸入端，待測檔位控制電路的輸出端連接到待測電流產(chǎn)生電路的控制端，形成單顆待測芯片的自動校準(zhǔn)電路；

基準(zhǔn)電流的輸出端口連接到每顆芯片的電流輸入支路，n顆待測芯片以并聯(lián)的方式連接到總基準(zhǔn)電流的輸出端口，形成n顆待測芯片的自動校準(zhǔn)電路。

一種適用于多路并測的電流自動校準(zhǔn)方法，其具體步驟包括：

外部測試環(huán)境產(chǎn)生基準(zhǔn)電流，與待測芯片數(shù)n匹配形成總基準(zhǔn)電流；

將所述總基準(zhǔn)電流加入到電流平衡電路和電流比較電路組成的總基準(zhǔn)電流輸入支路與待測電流產(chǎn)生電路產(chǎn)生的待測電流相比較，生成電流校準(zhǔn)數(shù)據(jù)；

待測電流檔位控制電路根據(jù)所述電流校準(zhǔn)數(shù)據(jù)產(chǎn)生對應(yīng)的校準(zhǔn)數(shù)據(jù)用以更正所述待測電流產(chǎn)生電路產(chǎn)生的待測電流，從而產(chǎn)生更精確的電流輸出。

與現(xiàn)有技術(shù)相比，本發(fā)明的有益效果是，本發(fā)明外部測試環(huán)境產(chǎn)生基準(zhǔn)電流，并與n顆待測芯片匹配形成總基準(zhǔn)電流，并在自動電流校準(zhǔn)電路中加入了電流平衡電路，這減小了同晶圓芯片間的離散度對電流分配的影響，并且不受晶圓不同批次間芯片離散度的影響，不受同批次不同晶圓間芯片離散度的影響，提高了多路并測時電流自動校準(zhǔn)的精度。

下面結(jié)合附圖和具體實施方式對本發(fā)明作進一步說明。

附圖說明

圖1為典型的單路電流自動校準(zhǔn)電路結(jié)構(gòu)示意框圖。

圖2為典型的vref/r的基準(zhǔn)電流產(chǎn)生電路結(jié)構(gòu)示意框圖。

圖3本發(fā)明一種多路并測的電流自動校準(zhǔn)電路和方法示意框圖。

圖4為本發(fā)明一種具體實現(xiàn)形式的多路并測的電流自動校準(zhǔn)電路和方法的示意框圖。

具體實施方式

如圖3所示，是本發(fā)明提出的一種多路并測的電流自動校準(zhǔn)電路和方法示意框圖；這種多路并測的電流自動校準(zhǔn)電路和校準(zhǔn)方法，具體表現(xiàn)為，外部測試環(huán)境產(chǎn)生基準(zhǔn)電流電路32、待校準(zhǔn)芯片31_1/31_2…31_n，外部測試環(huán)境產(chǎn)生基準(zhǔn)電流電路32，并與待測芯片數(shù)匹配的n路基準(zhǔn)電流形成總基準(zhǔn)電流iref×n，n顆待校準(zhǔn)芯片并聯(lián)連接到外部測試環(huán)境產(chǎn)生基準(zhǔn)電流電路32的輸出端口，輸入到每顆待校準(zhǔn)芯片中的基準(zhǔn)電流首先連接到電流平衡電路33的輸入端口，電流平衡電路33的輸出端口連接到電流比較電路34的一端，待測電流產(chǎn)生電路35產(chǎn)生的待校準(zhǔn)電流itest連接到電流比較電路34的另一端，電流比較電路34比較后輸出的控制信號a連接到待測電流檔位控制電路36的輸入端口，待測電流檔位控制電路36根據(jù)電流比較電路34輸出的控制信號a產(chǎn)生對應(yīng)的控制信號d輸入到待測電流產(chǎn)生電路35的輸入端口用以更正待測電流產(chǎn)生電路35產(chǎn)生的待校準(zhǔn)電流itest。

如圖4所示，為本發(fā)明的一種具體實現(xiàn)形式額多路并測的電流自動校準(zhǔn)電路和方法的示意框圖；如果芯片并測數(shù)為n，則由外部測試環(huán)境41提供iref×n總基準(zhǔn)電流，同時連接到n顆不同的待測芯片42_1…42_n上；利用尺寸較大的多晶電阻實現(xiàn)電流平衡電路43，mos器件n1、n2、p1、p2組成電流比較電路；電流平衡電路43和電流比較電路的mos器件n1和n2組成待測芯片的基準(zhǔn)電流輸入支路；待測電流產(chǎn)生電路45電流比較電路的mos器件p1和p2組成待測電流輸入電路；待測電流itest和基準(zhǔn)電流iref通過電流比較電路進行比較，得到信號a，待測電流檔位控制電路44根據(jù)信號a的狀態(tài)得到的trim信號控制待測電流產(chǎn)生電路45，調(diào)整待測電流itest的值。當(dāng)待測電流itest和基準(zhǔn)電流iref_1相等時，待測電流檔位控制電路44的輸出信號trim將不再改變待測電流itest的值，自動校準(zhǔn)結(jié)束。

本發(fā)明的整體設(shè)計思路是：芯片外部測試環(huán)境產(chǎn)生基準(zhǔn)電流，并與n數(shù)待測芯片匹配形成總基準(zhǔn)電流，然后再平均分配到各個并測芯片中，而電流平衡電路的加入，進一步提高了多路并測的電流校準(zhǔn)的精度；針對本發(fā)明的思路及其他拓展設(shè)計，例如，外部總的基準(zhǔn)電流的實現(xiàn)，電流平衡電路的不同實現(xiàn)，故凡依本發(fā)明的概念與精神所為之均等變化或修飾，均應(yīng)包括于本發(fā)明的權(quán)利要求書的范圍內(nèi)。