一種脈沖體制無線電高度表任意高度模擬裝置的制造方法
【技術領域】
[0001]本實用新型屬于航空電子設備測試與診斷技術領域，具體涉及一種脈沖體制無線電高度表(以下簡稱高度表)任意高度模擬裝置，適用于機載高度表外場和內場性能檢測。
【背景技術】
[0002]脈沖體制無線電高度表是飛機重要的導航設備之一，用于測量飛機和地面之間的垂直高度。高度表通過準確測量高頻發射脈沖與地面反射回波脈沖之間的時間間隔，換算成飛機距離地面的高度，并將高度值顯示在指示器上。
[0003]對高度表性能的測試，需要在地面對高度表發射的射頻脈沖信號進行可控的延時后，再送回高度表收發機，以此實現對飛機飛行高度的模擬。傳統的高度模擬方法是，利用聲表面波延遲線或光纖抽頭延遲線等方式，對高度表發射脈沖進行固定延時，模擬相應的高度值。這種方法不僅成本較高，而且在使用中存在較大的局限性，主要包括:(I)只能模擬若干特定高度值，無法進行高度表測高量程內任意高度的模擬；(2)只能進行離散位置的靜態測試，不能仿真飛機進場、出場階段高度動態變化過程，無法檢驗高度表動態跟蹤能力；(3)不能模擬實際飛行中部分脈沖丟失狀態(高度表收發機應答概率變化)，無法檢驗高度表在復雜地形下的跟蹤性能。
【實用新型內容】
[0004]針對上述問題，本實用新型目的在于，提出一種基于FPGA的高度表任意高度值模擬裝置。該裝置不僅可以模擬產生從10米至高度表最大測高范圍內的任意高度值(精度為I米)，還能夠模擬不同速度的高度變化過程，以及不同應答概率下的脈沖狀態，更貼近高度表的實際工作狀態。該方法適用于高度表內、外場的性能檢測和故障隔離，可大大減小高度表模擬器的體積、重量，降低成本。
[0005]為實現上述目的，本實用新型的技術方案是:一種實現高度表任意高度模擬的裝置，包括信號接收模塊、數字信號處理模塊和信號發射模塊。所述的信號接收模塊，將高度表發射的脈沖調制信號進行測頻、檢波、比較等處理，形成TTL電平的脈沖信號，即基準脈沖；所述的數字信號處理模塊，采用FPGA對基準脈沖進行可編程的精密延時、脈寬控制、應答概率模擬等處理，產生延時量、脈沖寬度、脈沖個數均受控的延時脈沖；所述的信號發射模塊，產生與高度表發射信號頻率一致的載波信號送至模擬開關，并利用延時脈沖控制模擬開關通斷，實現對載波信號的脈沖調制，形成高度表的模擬回波信號。基準脈沖與延時脈沖的時間差Λ t，對應著要模擬的高度值H，其對應關系可用公式H = C- At/2來表示，顯然延時時間6.7ns對應模擬高度值I米。
[0006]Δ t可由FPGA靈活控制產生，因此不僅能精確模擬任意高度值，還可以模擬高度實時變化過程。本實用新型已成功應用于某型脈沖體制無線電高度表原位性能測試設備，適用于現役各型脈沖體制無線電高度表內、外場性能檢測。
【附圖說明】
[0007]下面結合附圖和實施例對本實用新型進一步說明。
[0008]圖1是本實用新型的基本原理不意圖。
[0009]圖2是本實用新型的一種實施例原理框圖。
[0010]圖3是圖2中信號接收模塊一種實施例原理框圖。
[0011]圖4是圖2中數字信號處理模塊一種實施例原理框圖。
[0012]圖5是時鐘信號數字移相后的一種實施例示意圖。
[0013]圖6是圖2中信號發射模塊一種實施例原理框圖。
【具體實施方式】
[0014]下面結合附圖對本實用新型進行詳細的描述。
[0015]本實用新型中高度表高度模擬的基本原理如圖1所示，體現了高度模擬過程中的信號變換過程。先將高度表發射的射頻脈沖調制信號轉換成TTL電平的基準脈沖，再對基準脈沖上升沿進行可編程的數字化精密延時處理，并根據測量到的發射脈沖寬度形成相同脈寬的延時脈沖，然后利用該脈沖信號對與高度表發射信號同頻的載波進行脈沖調制，從而產生與高度表發射信號頻率及脈寬一致的模擬回波信號。只需精確控制基準脈沖的延時量，即可實現對高度表任意高度的模擬。
[0016]本實用新型的一個實施例如圖2所示，其功能電路主要包括信號接收模塊1、數字信號處理模塊2和信號發射模塊3，依次順序連接。信號發射模塊3的脈沖調制信號輸出經功率調整后以無線或有線方式與高度表收發機的接收端口連接。為了使模擬的最低高度值盡量小，應選用低延時器件并優化信號處理算法，以減少電路的系統延時，本實施例可模擬的最低高度為10米。
[0017]圖3是圖2中信號接收模塊I 一種實施例原理框圖，包括限幅器11、定向耦合器12、瞬時測頻模塊13和快速檢波比較器14。信號接收模塊I可通過有線或無線方式接收高度表發射信號，由于高度表發射信號功率較大(一般大于100胃)，先采用限幅器11進行過功率保護，限幅器11的輸出端接定向耦合器12的輸入端，定向耦合器12的耦合端輸出接瞬時測頻模塊，用于高度表發射信號載波頻率的測量，定向耦合器12的直通端接快速檢波比較器13的輸入端。快速檢波比較器13的檢波輸出端接數字信號處理模塊2的A/D轉換電路的輸入端，用于對發射信號脈沖寬度的測量；快速檢波比較器13的比較輸出端接所述數字信號處理模塊2的FPGA的脈沖前沿檢測端口，提供后續數字延時的基準脈沖；快速檢波比較器的判決門限輸入端連接數字信號處理模塊2的D/A轉換電路的輸出端，以靈活適應不同型號高度表對比較器判決門限要求的差異。
[0018]本實施例中，所述限幅器11的限幅電平為20dBm，所述定向耦合器12的耦合度為10dB，所述快速檢波比較器13采用LTC5564。
[0019]圖4是圖2中數字信號處理模塊2 —種實施例原理框圖，包括A/D轉換電路21、D/A轉換電路22和FPGA 23。信號接收模塊I檢波輸出的脈沖包絡，經A/D轉換電路21轉換成數字量，供FPGA 23進行發射信號的脈寬測量，信號接收模塊I的測頻結果以數字量形式直接提供給所述FPGA 23，FPGA通過所述D/A轉換電路22產生所述檢波比較器13所需的判決門限值。
[0020]本實施例核心在于FPGA 23內部邏輯設計，主要包括發射信號脈寬檢測、比較器門限生成、延時脈沖發生器、高度變化曲線存儲及回放、應答概率生成、脈沖輸出控制以及頻率控制等邏輯模塊，實現全數字化任意高度模擬目的。
[0021]本實施例所述FPGA芯片23采用EP2C35F672C6ES，工作時鐘150MHz。
[0022]高度表在低高度和高高度時脈沖寬度不同，不同型號的高度表脈沖寬度也不盡相同，為保證所述高度模擬裝置能自適應地滿足不同型號的高度表回波信號模擬要求，本實施例采用計數器對高度表發射脈沖寬度進行測量，發射脈沖上升沿來臨時開始計數，發射脈沖下降沿來臨時停止計數