一種sram型fpga觸發器抗單粒子效應性能評估系統及方法
【技術領域】
[0001]本發明涉及一種SRAM型FPGA抗單粒子效應性能評估系統及方法，主要是單粒子翻轉效應SEU(Single-Event Upset)，屬于FPGA測試及福照試驗領域。
【背景技術】
[0002]SRAM型FPGA在空間領域的應用除了要求其具有很高的可靠性以外，抗輻射是必須重點考慮的問題。SRAM型FPGA正常工作時，其中的觸發器和存儲器等單元存儲的數據常隨著電路的運行而發生改變，這些存儲單元在數據保持穩定不變的狀態下被高能粒子擊中和在數據發生改變的過程中被高能粒子擊中這兩種情況下的單粒子翻轉截面是否有差別，對SRAM型FPGA在空間輻射環境中工作的可靠性評價具有非常重要的意義。觸發器在FPGA中分布廣泛，在電路實際運行過程中正常的翻轉也非常頻繁，是單粒子翻轉動態測試的另一個重點。
[0003]目前現有的關于觸發器的動態SEU(Single-EventUpset)檢測方法通常將觸發器串成移位寄存器鏈，然后每兩個相同長度的移位寄存器鏈組成一組。動態測試時向每組移位寄存器組中輸入相同的數據，然后將每組移位寄存器組中兩個移位寄存器鏈的輸出數據進行比較，若輸出數據相同則說明移位寄存器鏈中未發生過觸發器翻轉，不同則說明發生了翻轉。這種方法實現復雜且不夠準確，偶數次翻轉和兩條移位寄存器鏈中的同一位置的觸發器翻轉會造成該方法漏判。
[0004]現有的專利主要有:(I)一種基于JTAG接口的單粒子輻照試驗測試系統及方法，申請號:201410706041.2，公開號:104483622A，該申請未涉及觸發器測試。(2)SRAM型FPGA單粒子效應試驗系統及方法，申請號:201110214108.7，公開號:102332307A，該專利中對只涉及觸發器的靜態測試，未闡述觸發器動態測試;本專利中所涉及刷新操作由單片機處理器控制，未使用刷新芯片。(3)—種SRAM型FPGA單粒子輻照試驗測試系統及方法，申請號:201310724722.7，公開號:103744014A，該專利中宏觀闡述了FPGA配置存儲器、塊存儲器、觸發器等測試，關于觸發器測試未詳細闡述。
[0005]總之，上述現有技術不能對FPGA觸發器抗單粒子效應性能進行準確全面的評估，本發明克服現有技術不足，提供了一種準確可靠的FPGA觸發器抗單粒子效應性能評估系統及方法。
【發明內容】
[0006]本發明所要解決的技術問題是:克服現有技術的不足，提供了一種FPGA觸發器抗單粒子效應性能評估系統及方法，通過使用FPGA內置CAPTURE模塊把觸發器數據抓捕到配置存儲器中并回讀比較來完成觸發器SElKSingle-Event Upset)靜態測試，使用由觸發器配置而成的移位寄存器鏈輸入輸出數據序列對比來完成觸發器SEU(Single-Event Upset)動態測試，可以使系統更加穩定，評估結果更加準確和可靠。
[0007]本發明的技術方案:一種SRAM型FPGA觸發器抗單粒子效應性能評估測試系統，包括上位機和測試板;上位機放置于試驗監控室，用于進行試驗設置、試驗過程控制和試驗結果顯示；測試板放置于輻照試驗室；測試板包括控制處理FPGA、配置PROM、刷新芯片、存儲PROM、SRAM及被測FPGA;所述控制處理FPGA分別與被測FPGA、刷新芯片、存儲PROM、SRAM、配置PROM、通信接口相連;控制處理FPGA通過通信接口與上位機相連;存儲PROM用于存儲用來配置被測FPGA的測試碼流，以供刷新芯片讀取;配置PROM用于存儲配置控制處理FPGA的配置碼流;被測FPGA置于輻照試驗區；控制處理FPGA包括通信模塊、過程控制模塊、被測FPGA配置模塊、SELECTMAP回讀模塊、SRAM讀寫模塊；
[0008]分為靜態測試和動態測試，靜態測試為:
[0009]上位機下發燒寫SRAM指令通過通信接口傳至控制處理FPGA中的通信模塊，過程控制模塊識別SRAM指令后控制SRAM讀寫模塊將下發的被測FPGA碼流燒寫至SRAM配置碼流存儲區；上位機發出配置指令通過通信接口傳至控制處理FPGA中的通信模塊，過程控制模塊識別配置指令后從SRAM中讀取配置碼流通過被測FPGA配置模塊對被測FPGA進行配置，配置碼流將被測FPGA中觸發器配置成移位寄存器鏈；
[0010]上位機下發回讀被測FPGA觸發器數據指令，通過通信接口傳至FPGA中的通信模塊，過程控制模塊識別回讀被測FPGA觸發器數據指令后，設置被測FPGA中CAPTURE信號，將觸發器中數據抓捕到被測FPGA中的配置存儲器中；輻照前，通過SELECTMAP回讀模塊對被測FPGA中觸發器對應的配置存儲器中數據進行回讀，作為試驗的原始對比數據;輻照開始后，實時回讀觸發器中的數據并與原始對比數據進行比較，統計翻轉數并存儲于SRAM靜態翻轉數存儲區，在收到上位機回傳結果指令后，控制處理FPGA中的過程控制模塊和通信模塊將觸發器靜態單粒子翻轉SEU(Single-Event Upset)測試結果回傳上位機；
[0011 ]動態測試為:將被測FPGA中觸發器配置成移位寄存器鏈，開始觸發器動態單粒子翻轉SEU(Single-Event Upset)測試前，上位機下發刷新指令通過通信接口傳至FPGA中的通信模塊，過程控制模塊識別刷新指令后控制刷新芯片加載存儲PROM中數據對被測FPGA進行刷新操作，刷新完成后，控制處理FPGA檢測到移位寄存器鏈數據輸出波形的下降沿到來后，將移位寄存器鏈輸出數據序列與原始對比數據“0101”實時進行對比，統計翻轉數并存儲于SRAM動態翻轉數存儲區，收到上位機回傳結果指令后，通過處理控制FPGA中過程控制模塊和通信模塊將觸發器動態SEU測試結果回傳上位機。
[0012]通信接口采用USB接口，通信模塊采用USB通信模塊。
[0013]進行FPGA觸發器動態SElKSingle-Event Upset)測試時，將被測FPGA中觸發器配置成移位寄存器鏈并保持其數據初值為I，由控制處理FPGA給移位寄存器鏈提供移位操作時鐘，將移位操作時鐘進行2分頻、相移90度并保持其初值為O，作為移位寄存器鏈的數據輸入。
[0014]一種SRAM型FPGA觸發器抗單粒子效應性能評估測試方法，其特征在于:包括分為靜態測試和動態測試，其中:
[0015]靜態測試為:
[0016]上位機下發燒寫SRAM指令通過通信接口傳至控制處理FPGA中的通信模塊，過程控制模塊識別SRAM指令后控制SRAM讀寫模塊將下發的被測FPGA碼流燒寫至SRAM配置碼流存儲區；上位機發出配置指令通過通信接口傳至控制處理FPGA中的通信模塊，過程控制模塊識別配置指令后從SRAM中讀取配置碼流通過被測FPGA配置模塊對被測FPGA進行配置，配置碼流將被測FPGA中觸發器配置成移位寄存器鏈；
[0017]上位機下發回讀被測FPGA觸發器數據指令，通過通信接口傳至FPGA中的通信模塊，過程控制模塊識別回讀被測FPGA觸發器數據指令后，設置被測FPGA中CAPTURE信號，將觸發器中數據抓捕到被測FPGA中的配置存儲器中。輻照前，通過SELECTMAP回讀模塊對被測FPGA中觸發器對應的配置存儲器中數據進行回讀，作為試驗的原始對比數據;輻照開始后，實時回讀觸發器中的數據并與原始對比數據進行比較，統計翻轉數并存儲于SRAM靜態翻轉數存儲區，在收到上位機回傳結果指令后，控制處理FPGA中的過程控制模塊和通信模塊將觸發器靜態單粒子翻轉SEU(Single-Event Upset)測試結果回傳上位機；
[0018]動態測試為:
[0019]將被測FPGA中觸發器配置成移位寄存器鏈，開始觸發器動態單粒子翻轉SEU(Single-Event Upset)測試前，上位機下發刷新指令通過通信接口傳至FPGA中的通信模塊，過程控制模塊識別刷新指令后控制刷新芯片加載存儲PROM中數據對被測FPGA進行刷新操作，刷新完成后，控制處理FPGA檢測到移位寄存器鏈數據輸出波形的下降沿到來后，將移位寄存器鏈輸出數據序列與原始對比數據“0101”實時進行對比，統計翻轉數并存儲于SRAM動態翻轉數存儲區，收到上位機回傳結果指令后，通過處理控制FPGA中過程控制模塊和通信模塊將觸發器動態SEU(Single-Event Upset)測試結果回傳上位機。
[0020]本發明與現有技術相比具有的優點是:
[0021](I)本發明中的觸發器靜態測試利用FPGA芯片內置的CAPTURE模塊把用戶觸發器的數據抓捕到配置存儲器中，然后就可以通過SELECTMAP回讀模塊在回讀配置存儲器、塊存儲器數據的同時來進行用戶觸發器數據的獲取，簡化了試驗流程，提高了試驗效率。
[0022](2)本發明中將被測FPGA觸發器配置成移位寄存器鏈，由控制處理FPGA給移位寄存器鏈提供移位操作時鐘，將移位操作時鐘進行分頻、相移處理后，作為移位寄存器鏈的數據輸入，移位寄存器鏈輸出數據序列與原始對比數據“0101”對比來完成觸發器SEU(Single-Event Upset)動態測試。這種測試方法增強了數據對比的準確性和可靠性。
【附圖說明】
[0023]圖1為本發明測試系統總體結構框架圖；
[0024]圖2為FPGA觸發器抗單粒子效應性能測試流程示意圖。
【具體實施方式】
[0025]如圖1所示，本發明的一種SRAM型FPGA觸發器抗單粒子效應性能評估測試系統，包括上位機和測試板;上位機放置于試驗監控室，用于進行試驗設置、試驗過程控制和試驗結果顯示；測試板放置于輻照試驗室；測試板包括控制處理FPGA、配置PR0M、刷新芯片、存儲PR0M、SRAM及被測FPGA;所述控制處理FPGA分別與被測FPGA、刷新芯片、存儲PR0M、SRAM、配置PR0M、通信接口相連;控制處理FPGA通過通信接口與上位機相連;存儲PROM用于存儲用來配置被測FPGA的測試碼流，以供刷新芯片讀取;配置PROM用于存儲配置控制處理FPGA的配置碼流;被測FPGA置于輻照試驗區；控制處理FPGA包括通信模塊、過程控制模塊、被測FPGA配置模塊、SELECTMAP回讀模塊、SRAM讀寫模塊;通信接口采用USB接口，通信模塊采用USB通信模塊。
[0026]本發明分為靜態測試和動態測試，靜態測試為:
[0027]上位機下發燒寫SRAM指令通過通信接口傳至控制處理FPGA中的通信模塊，過程控制模塊識別SRAM指令后控制SRAM讀寫模塊將下發的被測FPGA碼流燒寫至SRAM配置碼流存儲區；上位機發出配置指令通過通信接口傳至控制處理FPGA中的通信模塊，過程控制模塊識別配置指令后從SRAM中讀取配置碼流通過被測FPGA配置模塊對被測FPGA進行配置，配置碼流將被測FPGA中觸發器配置成移位寄存器鏈；
[0028]上位機下發回讀被測FPGA觸發器數據指令，通過通信接口傳至FPGA中的通信模塊，過程控制