一種全數字式主動聲納發射機及聲納發生方法
【技術領域】
[0001 ]本發明涉及水聲工程領域，特別涉及一種全數字式主動聲納發射機。
【背景技術】
[0002] 發射機是主動探測聲納或水下通信設備的重要組成部分，由信號發生器、功率放 大器、匹配網絡和發射換能器組成。為了達到預期的聲源級和發射指向性，幾十路甚至上百 路換能器構成陣列，相控發射。相控陣發射機電子部分包含多路并行的功率放大器，設備龐 大復雜，系統可靠性受到限制。
[0003] 信號發生器一般處于信號處理機柜中，便于與接收機進行收發同步，與聲納控制 計算機通信。信號發生器根據控制計算機的下達的工作參數，讀取存儲器中的波形數據或 實時產生波形，進行發射波束形成，數字信號進行D/A轉換，形成多路模擬信號，通過電纜輸 送給功率放大器。除了模擬信號外，電纜中仍需傳輸功放控制信號及功放工作狀態信號。
[0004] 在艦艇嘈雜的工作環境中，信號傳輸過程中容易受到噪聲干擾;為了達到預期的 發射功率或波束形狀，模擬信號高達幾十路甚至上百路，模擬信號間、模數信號間容易形成 串擾，嚴重影響信號質量。此外，信號處理機柜與功放機柜之間需要粗笨電纜連接，在狹窄 的艙室內不容易安裝調試。功放機柜中，模擬信號與比較器進行比較，生成驅動D類功放的 PWM信號，這個過程也容易引入噪聲干擾，降低系統的性能和可靠性。
【發明內容】
[0005] 為了克服上述現有技術的不足，本發明提供一種全數字化主動聲納發射機，將信 號發生器、D類功放控制器、串行通信等模塊集中在FPGA中，簡化了發射機結構的復雜度和 調試難度，提高了系統的可靠性。
[0006]為達到上述目的，本發明的技術方案是這樣實現的：
[0007] -種全數字式主動聲納發射機，包括：
[0008] (1) -個控制中心，所述控制中心連接存儲器；
[0009] (2)多個并行的與所述控制中心連接的功放組件；
[0010]其特征在于:所述控制中心在FPGA中集成信號發生器、功放控制器、串行通信模 塊，用于在FPGA內部利用數字延遲線完成波束形成，由數字波形直接生成HVM波形并實現 PWM波形的死區控制；
[0011] 所述功放組件包括驅動電路、Η橋、低通濾波、匹配網絡；
[0012] 所述驅動電路將控制中心產生的PWM信號進行隔離后，送入驅動器，產生場效應管 的驅動信號；
[0013] 所述Η橋由大功率場效應管組成，將驅動電路產生的驅動信號變為高電壓、大電流 信號；
[0014] 所述低通濾波將高電壓大電流的PWM波形低通濾波，產生大功率的發射波形；
[0015] 所述匹配網絡與發射換能器進行阻抗匹配，將大功率波形輸送給發射換能器。
[0016] 進一步的，所述信號發生器包括命令解析模塊、波形產生模塊、幅度控制模塊、波 束形成模塊;所述D類功放控制器包括PWM產生模塊、死區控制模塊；
[0017] 所述串行通信模塊與控制計算機進行通信并將接收的信息發送給命令解析模塊；
[0018] 所述命令解析模塊將串行通信模塊接收到的信息進行解析，解析后的命令傳送給 波形產生模塊、幅度控制模塊、波束形成模塊；
[0019] 所述信號產生模塊根據解析的命令，讀取所述存儲器中存取的波形，或者根據解 析的命令，利用DDS技術實時產生單頻信號或調頻信號；
[0020] 所述幅度控制模塊根據解析命令，利用乘法器調整數據的幅度，達到控制發射功 率的目的；
[0021] 所述波束形成模塊根據解析指令，利用數字延遲線，將幅度調整后的波形進行發 射波束形成，在多個信號通道中選擇是否發射信號，對于發射信號的通道計算各信號的延 時時間，進行延時發射；
[0022] 所述PWM產生模塊將波束形成后的各路數字信號與計數器值進行比較，生成PWM波 形；
[0023]所述死區控制模塊將生成的多路PWM波形經過處理，生成互補的PWM波形，同時每 對互補波形之間存在一定的死區時間；
[0024] 更進一步的，所述PWM產生模塊包括偏移單元，計數器單元，數字比較器單元;所述 偏移單元連接波束形成模塊，所述偏移單元，計數器單元連接數字比較器單元。
[0025] 更進一步的，所述死區控制模塊包括2個多路選擇器，分別控制多個D觸發器，通過 CTRL控制字在線調整D觸發器的數量，控制死區時間的長度。
[0026] 進一步的，所述功放組件還包括功放監測模塊，所述功放監測模塊連接所述控制 中心，對Η橋的電流和溫度進行監測，將工作狀態信息送入控制中心。
[0027] -種全數字式主動聲納發生方法，其特征在于，包括以下步驟：
[0028]步驟一:通過在FPGA中集成信號發生器、功放控制器、串行通信模塊的控制中心， 在FPGA內部利用數字延遲線完成波束形成，由數字波形直接生成PWM波形并實現PWM波形的 死區控制;PWM波形進入功放組件；
[0029] 步驟二:功放組件中，通過驅動電路將控制中心產生的ΠΜ信號進行隔離后，送入 驅動器，產生場效應管的驅動信號;通過Η橋將驅動電路產生的驅動信號變為高電壓、大電 流信號;通過低通濾波將高電壓大電流的PWM波形低通濾波，產生大功率的發射波形;通過 匹配網絡與發射換能器進行阻抗匹配，將大功率波形輸送給發射換能器。
[0030] 進一步的，步驟一所述利用數字延遲線完成波束形成，延時時間有兩種計算方法：
[0031 ] (1)對于陣元排布規則的陣列，陣元坐標表示為pi = [Xi，yi，Zi]τ，發射波束指向為 a(a為單位方向矢量），表示為a=[sin0cos<i)，sin0sin<i)，cos0]T，直接計算出各個陣元的
[0032] 其中，c為水中聲速;對^進行規整化處理，
[0033] (2)對于不規則陣列，通過測量陣列的接收陣列流行矢量，間接得到陣元的延時時 間;通過水池或湖上試驗得到陣列在方向a時的接收陣列流行矢量υ，
[0035]其中ω為測試信號的角頻率，約為各個陣元接收信號的相位，則每個陣元的延時
由接收陣列流行矢量得到陣元接收波束形成的延時時間，進一步對接收延時進行 規整化處理，得到發射波束形成的延時時間，
[0037]實際延時時間與理論值有一定誤差，誤差為Λ Ti = Ti-kTs;其中，Ts為采樣周期，k =round (m)，round ()表示四舍五入取整，則-Ts2 < Δ η <Ts2，采樣頻率越高，延時誤差Δ Ti越小。
[0038] 更進一步的，所述采樣頻率大于發射信號中心頻率的10倍。
[0039] 優選的，步驟一所述由數字波形直接生成HVM波形的方法為:數字波形的幅度為-A/2~A/2，首先進行幅度偏移，偏移量為L/2，L為計數器的進制;侷m Ε?々數字信號與L進制 的計數器進行比較，比較結果即PWM波形;PWM波形的最小脈寬為
，Τ。為計數器時鐘 周期，PWM信號最小占空比為
[0040] 優選的，步驟一所述實現HVM波形的死區控制的方法為:生成的多路ΠΜ波形經過 處理，生成互補的PWM波形，同時每對互補波形之間存在一定的死區時間；通過控制字，在線 調整D觸發器的數量，控制死區時間的長度，死區時間調整精度為一個時鐘周期。
[0041 ]相對于現有技術，本發明的優點在于：
[0042] (1)本發明提供的全數字化聲納發射機將信號發生器、D類功放控制器、串行通信 等模塊集中在FPGA中，具有波形存儲、發射功率控制、發射波束形成、PWM波形生成、死區控 制等功能，并能進行收發同步，監測功放的工作狀態。本發明節省了傳統發射機中的D/A轉 換過程，簡化了發射機結構的復雜度和調試難度，提高了系統的可靠性。
[0043] (2)本發明提供的全數字化聲納發射機在FPGA內部利用數字延時線完成波束形 成，提高了發射功率和發射指向性。
[0044] (3)本發明提供的全數字化聲納發射機由數字波形直接生成了 PWM波形，節省了傳 統D類功放模擬波形與調制載波比較生成PWM波形的環節，提高的抗干擾性能。
[0045] (4)本發明提供的全數字化聲納發射機在FPGA內部實現了 PWM波形的死區控制，可 以實時在線精確調整PWM波形的死區時間，降低了功放的調試難度。
【附圖說明】
[0046] 圖1為全數字主動聲納發射機的系統結構示意圖；
[0047] 圖2為全數字主動聲納發射機控制中心的結構示意圖；
[0048] 圖3為全數字主動聲納發射機控制中心產生PWM波形的方法示意圖；
[0049] 圖4為全數字主動聲納發射機控制中心調制死區時間的方法示意圖。
【具體實施方式】
[0050] 需要說明的是，在不沖突的情況下，本發明中的實施例及實施例中的特征可以相 互組合。
[0051 ]下面結合附圖對本發明提供的全數字化主動聲納發射機作進一步的詳細說明。
[0052] 1.發射機總體結構和功能
[0053] 圖1為全數字主動聲納發射機的系統結構。發射機安置在功放機柜中，包含控制中 心(FPGA)、存儲器和多個功放組件，其中每個功放組件包含驅動電路、Η橋、低通濾波和匹配 網絡等模塊。FPGA集成了信號發生器、D類功放控制器、串行通信等模塊，具有波形存儲、發 射功率控制、發射波束形成、pmi波形生成、死區控制等功能，并能進行收發同步，監測功放 的工作狀態。FGPA使用RS485串行通信方式與信號處理機柜交互工作參數和狀態信息，并 使用時間同步信號與接收機實現收發同步。FPGA生成的PWM波形經過功放組件的驅動電路 后，連接至Η橋生成大功率數字信號，信號經過低通濾波，模擬波形通過匹配網絡輸出送給 發射換能器。
[0054]圖2為全數字主動聲納發射機控制中心的結構。FPGA通過串行通信模塊接收控制 計算機的控制指令，將指令發送給命令解析模塊，解析的命令包括信號類型、發射功率、發 射方式等內容，