抑制暗計數的單光子計數電路及其抑制暗計數的方法
【技術領域】
[0001] 本發明屬于電子技術領域，具體涉及一種抑制暗計數的單光子計數電路及其抑制 暗計數的方法。
【背景技術】
[0002] 單光子探測技術是一種微光探測技術，在生物發光、量子通信、大氣污染檢測、放 射探測、天文研究、高靈敏度傳感器等領域有著廣泛的應用。單光子探測技術采用的光電接 收器件主要有光電倍增管、單光子雪崩二極管。在采用這些光電接收器件的單光子探測系 統中，暗計數是其重要的噪聲來源，降低暗計數是單光子探測系統提高探測靈敏度的重要 手段。暗計數主要來源于熱激發、隧道貫穿和摻雜缺陷處的勢阱，熱激發會使電子從滿帶躍 迀到空帶，同時會在滿帶中產生空穴，這些電子空穴經雪崩倍增后，會產生暗計數。
[0003] 目前也有用來減少暗計數的方法，但是通常都是采用制冷技術降低光電器件的溫 度來實現的，但是這對一些精密器件來說，會對發展有一定限制，這種方法會增加整個系統 的功耗、成本和體積。
【發明內容】
[0004] 本發明的目的在于提出一種結構簡單、成本低、在室溫條件下能夠減少暗計數的 單光子計數電路及其抑制暗計數的方法。
[0005] 本發明的抑制暗計數的單光子計數電路，包括第一 M0S管MN1、第二M0S管MN2、第三 M0S管MN3、第四M0S管MN4、第五M0S管MP1、電容C1、A/D轉換器、處理器和計數器。所述第五 M0S管MP1和第一 M0S管麗1的柵極均連接信號輸入端IN，第五M0S管MP1的漏極連接電源電壓 VDD;所述第一 M0S管MN1的漏極與第五M0S管MP1的源極及第二M0S管的柵極相連;第一 M0S管 麗1的源極接地，第一 M0S管麗1和第五M0S管MP1構成CMOS反相器;所述電容C1的一端接電源 電壓VDD，另一端接第三M0S管MN3的漏極，第三M0S管MN3的源極接第二M0S管的漏極，第二 M0S管MN2的源極接地;所述第三M0S管MN3的柵極接信號CLK;第四M0S管MN4的漏極和源極分 別接在電容C2的兩端，第四M0S管MN4的柵極接復位信號RESET;第二M0S管MN2的漏極作為輸 出端口 OUT 1，輸出端口 OUT 1連接到A/D轉換器;所述A/D轉換器的輸出端0UT2連接處理器U; 所述處理器的輸出端0UT3連接計數器Q。
[0006] 該抑制暗計數的單光子計數電路抑制暗計數的方法，具體步驟如下：
[0007] 步驟一、搭建抑制暗計數的單光子計數電路。
[0008] 步驟二、第五M0S管MP1和第一 M0S管麗1的柵極均作為信號輸入端IN，與單光子探 測系統的放大器的輸出端相連接;信號輸入端IN所傳輸的信號為雪崩脈沖，此雪崩脈沖為 光子照射到單光子雪崩二極管上的有效脈沖XI，或由于器件的不合理造成的無效脈沖X2。
[0009] 步驟三、在雪崩事件發生之前，CLK和RESET信號電平為低電平，第二M0S管MN2和第 三M0S管麗3不導通，電容C1充電至電源電壓VDD。當有雪崩事件發生時，CLK信號為高電平， IN端會有雪崩脈沖XI或X2,此時雪崩脈沖經過CMOS反相器到達第二M0S管MN2,第二M0S管 麗2和第三MOS管麗3導通，電容通過第二MOS管麗2和第三MOS管麗3進行放電。電容Cl放電直 到RESET信號電平變為高電平，此時電容C1通過第四M0S管MN4將剩余電荷釋放，在下一個雪 崩脈沖產生之前，將CLK和RESET信號再一次恢復到低電平，電容C1再一次充電至電源電壓 VDD〇
[0010] 步驟四、第二M0S管MN2的漏極輸出電壓信號VI;電壓信號VI的模擬電壓值與電容 極板電壓值成線性比例關系，而電容極板電壓值與放電時間t滿足關系式： -t
[0011] V{t) =,<V^\-eRC),t > 0 . vo ,t=n
[0012] 式中，VO為電容極板在t = 0時刻的電壓值，V0 = VDD;R為第二MOS管MN2和第三MOS 管MN3組成的導通電阻，C為電容值;放電時間t的最大值由雪崩脈沖信號的脈沖寬度決定； 電壓信號VI的模擬電壓值包括有效脈沖轉化的模擬電壓值Y1和無效脈沖轉化的模擬電壓 值Y2。
[0013] 步驟五、電壓信號VI輸入到A/D轉換器，由模擬電壓值轉化為數字量，數字量包括 由效脈沖轉化的數字量Z1和無效脈沖轉化的數字量Z2。
[0014] 步驟六、數字量輸入到處理器，處理器剔除數字量Z2并保留數字量Z1，Z1作為處理 器的輸出量輸入到計數器。
[0015] 本發明的有益效果在于：
[0016] 本發明根據暗計數脈沖的寬度隨機性，以及有效脈沖的寬度穩定性這一特點，利 用復位電路以及源跟隨器將脈沖寬度轉化為與寬度大小成比例的模擬電壓值，再通過A/D 轉換器，將模擬電壓值轉化為數字量;A/D轉換器的輸出值包括暗計數脈沖和有效脈沖的轉 化值，其中包括隨機變量和常量。A/D轉換器的輸出值傳輸到處理器，處理器分辨出常量和 隨機變量，剔除隨機變量，同時將常量輸出到計數器，計數器進行計數。消除的那部分隨機 變量即產生的暗計數脈沖，從而達到本發明抑制暗計數的效果。
【附圖說明】
[0017] 圖1為本發明的原理框圖；
[0018] 圖2為本發明的工作流程圖。
【具體實施方式】
[0019] 下面結合附圖對本發明作進一步說明。
[0020] 參照圖1，抑制暗計數的單光子計數電路，包括第一 M0S管MN1、第二M0S管MN2、第三 M0S管MN3、第四M0S管MN4、第五M0S管MP1、電容C1、A/D轉換器、處理器和計數器。第五M0S管 MP1和第一 M0S管MN1的柵極均連接信號輸入端IN，第五M0S管MP1的漏極連接電源電壓VDD; 第一 M0S管MN1的漏極與第五M0S管MP1的源極及第二M0S管的柵極相連;第一 M0S管MN1的源 極接地，第一M0S管MN1和第五M0S管MP1構成CMOS反相器；電容C1的一端接電源電壓VDD，另 一端接第三M0S管MN3的漏極，第三M0S管MN3的源極接第二M0S管的漏極，第二M0S管MN2的源 極接地;第三M0S管MN3的柵極接信號CLK;第四M0S管MN4的漏極和源極分別接在電容C2的兩 端，第四M0S管MN4的柵極接復位信號RESET;第二M0S管MN2的漏極作為輸出端口 0UT1，輸出 端口 0UT1連接到A/D轉換器;A/D轉換器的輸出端0UT2連接處理器