用于檢測氮化鎵基異質結構中陷阱態的檢測方法和結構的制作方法
【技術領域】
[0001]本發明屬于半導體技術領域，涉及一種用于檢測氮化鎵(GaN)基異質結構中陷阱態的檢測方法和檢測結構。
【背景技術】
[0002]以III族氮化物為代表的第三代半導體具有高禁帶寬度、高擊穿電場、高飽和電子漂移速度以及強極化等優異的性質，特別是基于硅(Si)襯底和碳化硅(SiC)襯底上的鋁鎵氮/氮化鎵(AlGaN/GaN)異質結構的高迀移率晶體管(HEMT)具有開關速度快、導通電阻低、器件體積小、耐高溫、節能等優異特性，有望在下一代高效節能功率電子器件領域，包括微波射頻功率器件和電力電子器件領域得到廣泛使用。
[0003]但是，GaN基功率電子器件的可靠性尚不確定，離真正的實用化還存在相當差距。由于電子器件的最重要指標之一(導通電阻)受材料中的雜質缺陷影響很大，雜質缺陷引入的深能級會使通電阻增大，產生電流崩塌效應。目前，在對產生崩塌效應的機理解釋仍有爭議，有人認為是與勢皇層表面與柵端附近缺陷相關的表面效應相關，而有人認為與高阻GaN中深能級缺陷相關的體陷講效應相關。因此，如何通過有效的測量方法，精確地確定雜質缺陷的空間分布狀況及其局域態特性，進而通過外延手段進行抑制，對于提高器件導通電阻具有很重要意義。
[0004]針對GaN材料中的缺陷進行測量的現有方法中，國際上采用的方法主要有:文獻(Z.Q.Fang,et al.J.Appl.Phys.108,063706,2010)記載的深能級瞬態電容譜方法;文獻(J.Joh et al., IEEE Trans.Electron Devices 58,132,2011；D.ff.Cardwell et al.,Appl.Phys.Lett.102,193509，2013.等)記載的瞬態電流譜方法。然而，因為器件往往含有多層外延薄膜結構，每層外延結構可能均含有陷阱態，而真正對器件影響的是哪里的陷阱態并不是很清楚，所以，上述兩種方法在準確鑒別陷阱態的空間分布，特別是研究器件在開態/半開態下的熱電子陷阱效應方面，受到一定的局限性，難以確定陷阱態的空間位置。
【發明內容】
[0005]為了克服上述現有技術的不足，本發明提供一種用于檢測氮化鎵(GaN)基異質結構中陷阱態的檢測方法和檢測結構，利用襯底和樣品表面的導電特性，在樣品的表面和襯底背面形成三端的歐姆接觸，通過分別施加橫向和縱向電應力來研究高場下熱電子的俘獲和發射過程，進而結合樣品結構設計，最終確定樣品中的陷阱位置是位于氮化鎵溝道層、氮化鎵外延層還是勢皇層，還可獲得陷阱的局域態信息。本發明方法簡單且快捷有效，對于研究GaN基異質結構中陷阱態及其對器件可靠性影響將發揮重要作用。
[0006]本發明提供的技術方案是:
[0007]—種氮化鎵(GaN)基異質結構中陷阱態的檢測方法，所述檢測方法首先制備得到用于檢測氮化鎵(GaN)基異質結構中陷阱態的檢測結構，再對氮化鎵(GaN)基異質結構中陷阱態進行檢測，具體包括如下步驟:
[0008]101)制備得到用于檢測氮化鎵(GaN)基異質結構中陷阱態的檢測結構:在具有氮化鎵GaN基異質結構的檢測樣品的背面制作歐姆接觸電極9;在具有氮化鎵GaN基異質結構的檢測樣品的表面勢皇層之上生長氮化硅鈍化層;在具有氮化鎵GaN基異質結構的檢測樣品的表面分別制作歐姆接觸電極10和11;
[0009]102)在歐姆接觸電極10和11上施加橫向電壓12，得到電流隨時間變化曲線15;計算得到電流隨時間變化曲線15的電流退化度R1;
[0010]本發明定義電流退化度為(電流最大值-電流最小值)/電流最大值;電流退化度與所加電壓大小、樣品結構等有關;根據實驗，電流隨時間變化曲線15的電流退化度R1大于10% ；
[0011]103)在歐姆接觸電極9和10或在歐姆接觸電極9和11上施加正的縱向電壓13，持續一定時間后撤除縱向電壓13，再重復步驟102，得到電流隨時間變化曲線16;再計算得到電流隨時間變化曲線16的電流退化度R2;計算比較因子R = R1 /R2，并設定比較因子閾值，比較R是否不小于閾值；
[0012]104)當比較因子R不小于所設定閾值時，陷阱態在氮化鎵溝道層中或者氮化鎵外延層中；
[0013]105)當比較因子R小于所設定閾值時，陷阱態在鋁鎵氮勢皇層中；
[0014]106)通過變溫瞬態電流方法，得到陷阱態的能級位置Ea ；
[0015]107)通過改變氮化鎵(GaN)基異質結構中氮化鎵溝道層的生長條件，得到新的檢測樣品，重復步驟103)-106)，得到新樣品中陷阱態的能級位置為Eb;
[0016]108)當Ea不等于Eb時，陷阱態在氮化鎵溝道層中；否則陷阱態在氮化鎵外延層中；由此檢測得到氮化鎵(GaN)基異質結構中的陷阱態位置。
[0017]針對上述氮化鎵(GaN)基異質結構中陷阱態的檢測方法，進一步地，步驟101)在具有氮化鎵GaN基異質結構的檢測樣品的表面勢皇層之上生長氮化硅鈍化層;所述生長采用方法為等離子體增強化學氣相沉積法(PECVD)或低壓力化學氣相沉積法(LPCVD)。
[0018]針對上述氮化鎵(GaN)基異質結構中陷阱態的檢測方法，進一步地，所述檢測方法在所述步驟108)之后，可根據樣品生長條件確定陷阱態可能的具體類型。
[0019]針對上述氮化鎵(GaN)基異質結構中陷阱態的檢測方法，進一步地，步驟102)在歐姆接觸電極10和11上施加橫向電壓12，步驟103)在歐姆接觸電極9和10或在歐姆接觸電極9和11上施加正的縱向電壓13，持續一定時間后撤除縱向電壓13;所述橫向電壓12或縱向電壓13的大小為1-100000 V;所述持續時間為1-60 min。
[0020]針對上述氮化鎵(Ga N)基異質結構中陷講態的檢測方法，進一步地，所述氮化鎵(GaN)基異質結構通過以下方法制備得到:
[0021]A1.選擇一種襯底1，所述襯底為娃襯底、碳化娃襯底和金剛石襯底中的一種導電襯底；
[0022]Α2.在襯底1上生長成核層2;
[0023]A3.在成核層2上外延生長應力和缺陷控制層3，應力和缺陷控制層3起到調控應力和抑制缺陷的作用；
[0024]Α4.在應力和缺陷控制層3上生長氮化鎵外延層4，氮化鎵外延層4起到提高晶體質量和表明形貌的作用；
[0025]A5.在氮化鎵外延層4上生長氮化鎵溝道層5，用于為二維電子氣提供一個良好的輸運通道；
[0026]A6.在氮化鎵溝道層5上生長氮化鋁插入層6，用于降低合金無序散射；
[0027]A7.在氮化鋁插入層6上生長鋁鎵氮勢皇層或銦鋁氮勢皇層7，鋁鎵氮勢皇層或銦鋁氮勢皇層7與其下面的氮化鎵溝道層5和氮化鋁插入層6—起構成半導體異質結構，使得在界面處形成高濃度的具有高迀移特性的二維電子氣。
[0028]針對上述制備氮化鎵(Ga N)基異質結構的方法，進一步地，所述生長的方法為:金屬有機化合物氣相外延方法、分子束外延方法、氫化物氣相外延方法和氣相外延方法中的一種或多種。
[0029]本發明還提供一種用于檢測氮化鎵(GaN)基異質結構中陷阱態的檢測結構，包括氮化鎵(GaN)基異質結構，所述氮化鎵(GaN)基異質結構包括導電襯底1、在硅襯底1之上的成核層2、在成核層2之上的應力和缺陷控制層3、在應力和缺陷控制層3之上的氮化鎵外延層4、在氮化鎵外延層4之上的氮化鎵溝道層5、在氮化鎵溝道層5之上的氮化鋁插入層6和在氮化鋁插入層6之上的鋁鎵氮勢皇層或銦鋁氮勢皇層7;所述檢測結構還包括在鋁鎵氮勢皇層或銦鋁氮勢皇層7之上的氮化硅鈍化層8和歐姆接觸電極9?11;所述歐姆接觸電極9設在導電襯底1的背面，所述歐姆接觸電極10?11設置在鋁鎵氮勢皇層或銦鋁氮勢皇層7之上。
[0030]針對上述氮化鎵(GaN)基異質結構中陷阱態的檢測結構，進一步地，所述導電襯底為娃襯底、碳化娃襯底和金剛石襯底中的一種;所述成核層為AlGaN層或A1N層;所述應力和缺陷控制層為AlGaN層，A1組分為0-50%。
[0031]針對上述氮化鎵(GaN)基異質結構中陷阱態的檢測結構，進一步地，所述成核層的厚度為10 nm-2ym;所述應力和缺陷控制層的厚度為10 nm_20ym;所述氮化鎵外延層的厚度為10 nm-20ym;所述氮化鎵溝道層的厚度為2 nm_l.Ομπι;所述氮化招插入層的厚度范圍為
0.5 nm-3.0nm;所述招鎵氮或銦招氮勢皇層的厚度范圍為3 nm_50nm。
[0032]針對上述氮化鎵(GaN)基異質結構中陷講態的檢測結構，進一步地，所述氮化娃鈍化層的厚度為2 nm-0.2μπι ；所述歐姆接觸電極10和11的間距為1 -1 ΟΟμπι。
[0033]本發明通過施加縱向和橫向電應力來研究高場下熱電子的俘獲和發射過程，進而通過結合樣品結構設計，最終確定樣品中的陷阱態的具體空間位置和具體類型，不但降低了測試