一種對稱的mems加速度敏感芯片及其制造工藝的制作方法
【技術領域】
[0001] 本發明涉及傳感器領域，尤其涉及一種加速度敏感芯片，該敏感芯片的制造工藝 W及帶有該敏感芯片的加速度計。
【背景技術】
[0002] 現今，加速度計可適用于諸多應用，例如在測量地震的強度并收集數據、檢測汽車 碰撞時的撞擊強度、W及在手機及游戲機中檢測出傾斜的角度和方向。而在微電子機械系 統（MEM巧技術不斷進步的情況下，許多納米級的小型加速度測量儀已經被商業化廣泛采 用。
[0003] 現今的加速度敏感芯片分為兩種，一種為平板式的，例如公開號為CN102768290A 的中國發明專利，平板式的加速度敏感芯片是依靠通電后上蓋板、質量塊和下蓋板之間所 形成的平板電容來檢測加速度。當外界有加速度時，質量塊會應慣性向加速度的反方向相 對敏感芯片框架產生位移。該位移同時會產生質量塊與上蓋板W及下蓋板之間的間隔距離 或者投影面積的的變化，因而產生上蓋板與質量塊、下蓋板與質量塊之間的電容變化。集成 電路會根據檢測到的電容變化來計算出加速度的方向和幅度。
[0004] 另外一種為梳齒式的，例如公開號為CN1605871的中國專利申請，梳齒式加速度 敏感芯片是通過檢測兩個相互間隔的梳齒結構上的電容變化來檢測加速度的。梳齒結構包 括設置在質量塊上的活動梳齒，W及與活動梳齒相互間隔設置的固定梳齒。當質量塊受加 速度活動的時候，活動梳齒會與質量塊同時活動，因而跟固定梳齒之間會產生間隔距離或 者投影面積的變化，從而產生電容變化。集成電路會根據檢測到的電容變化來計算出加速 度的方向和幅度。
[0005] 平板式電容加速度敏感芯片中的質量塊都比較大；質量對于檢測精度的影響可W 體現在：
[000引噪聲等效加速度
[0007] ke為玻爾茲曼常數，T為溫度，ω。為諧振頻率，Q為品質因數，m為質量，由此可見， 諧振頻率與Q值確定，增大質量將減小噪聲影響。質量塊與蓋板之間形成的電容值也比較 大。其在檢測加速度時的靈敏度也比較高。然而，在制造過程中，平板式電容加速度敏感芯 片的壓膜阻尼比較高，需要在真空的環境下封裝，送樣大大地增加了封裝和制造成本。相 比之下，梳齒式的加速度敏感芯片的壓膜阻尼小，根據鮑敏航的書《AnalysisandDesign PrinciplesofMEMSDevices》中所述，MEMS芯片的阻尼力系數：
[0008]
[0009]L>>B，目=1，目=0. 42 ;
[0010]WlOOOumXlOOOum的電容轉化為等正對面積等間距的100對500umX20um的梳 齒為例計算，阻尼力系數減小為原來的1.5%。。因此，梳齒式的加速度敏感芯片在非真空的 環境下就可w進行封裝，其封裝成本相對較低。但由于梳齒結構的特性，其質量塊均比較 小，所產生的電容值也相比平板式結構小很多，因而其檢測靈敏度相比起平板式加速度敏 感芯片要低。此外，梳齒結構主要通過光刻和刻蝕的方式來制造，活動梳齒與固定梳齒所間 隔的距離有一定的受刻蝕工藝深寬比的限制，最小的間隔距離大致為2um，而平板式敏感芯 片都是靠鍵合工藝，其質量塊和蓋板之間的間隔可W控制在lum左右。但平板加速度計的 關鍵工藝是鍵合工藝，其精準度低于梳齒加速度計的關鍵工藝光刻和刻蝕。因此，平板式和 梳齒式的兩種敏感芯片都有其自己的優點和缺點。
【發明內容】
[0011] 本發明所要解決的技術問題在于將上述現有技術的優點進行有機結合，并克服其 各自的不足，提供一種靈敏度、檢測精準度較高，但其制造、封裝成本都比較便宜的加速度 敏感芯片。
[0012] 按照本發明提供的一種MEMS加速敏感芯片，所述加速度敏感芯片包括上半部及 下半部，所述上半部與所述下半部鍵合后形成框架整體W及設置在所述框架內的質量塊整 體；所述框架整體及所述質量塊整體之間通過彈性梁相連接，所述質量塊整體的上下兩端 分別形成有多個凹陷部及第一連接部，所述框架整體的上下兩端分別形成有第二連接部； 所述彈性梁連接所述第一連接部和第二連接部；所述凹陷部上方設置有多組梳齒結構；每 組所述梳齒結構包括從所述第一連接部延伸出的活動梳齒W及從所述第二連接部延伸出 的固定梳齒，所述活動梳齒與所述固定梳齒之間形成有活動間隙，所述活動間隙形成差分 檢測電容。
[0013] 本發明中的對稱的MEMS加速度敏感芯片還包括如下附屬特征：
[0014] 所述第一連接部包括多根相互平行的橫向齒樞W及連接所述橫向齒樞的縱向齒 樞海根所述橫向齒樞的兩端分別向外延伸有活動梳齒。
[0015] 所述質量塊整體W及所述框架整體的上下兩端結構相同，形成上下端對稱設計。
[0016] 所述第一連接部呈工字型，其中包括兩根相互平行的橫向齒樞W及連接所述橫向 齒樞的一根縱向齒樞。
[0017] 所述彈性梁為彎折梁，所述彈性梁與位于四個端角的所述橫向齒樞的末端相連 接。
[0018] 所述第一連接部W及所述第二連接部上淀積有金屬電極。
[0019] 所述加速度敏感芯片通過檢測所述活動梳齒側壁與所述固定梳齒側壁之間的重 合面積的變化引起的電容值變化來檢測加速度。
[0020] 所述加速度敏感芯片通過檢測所述活動梳齒的側壁與所述固定梳齒的側壁的間 距變化引起的電容值變化來檢測加速度。
[0021] 所述加速度敏感芯片的每個半部中形成有第一娃層、第二娃層；其中，所述第一連 接部、第二連接部、彈性梁W及所述梳齒結構形成于第一娃層內，所述框架及所述質量塊 形成于第二娃層內，所述第一娃層與第二娃層之間間隔有二氧化娃層。
[0022] 所述加速度敏感芯片采用絕緣體上外延娃結構，包括上娃層及下娃層；所述第一 連接部、第二連接部、彈性梁W及所述梳齒結構形成于所述上娃層；所述框架及所述質量塊 形成于所述下娃層；所述上娃層和所述下娃層之間設置有二氧化娃層。
[0023] 所述加速度敏感芯片包括絕緣體上外延娃娃片W及鍵合在所述絕緣體上外延娃 娃片表面上的娃片，所述娃片與所述絕緣體上外延娃娃片的鍵合表面上形成有二氧化娃 層；所述絕緣體上外延娃娃片包括上娃層、下娃層W及氧化埋層；所述第一連接部、第二連 接部、彈性梁W及所述梳齒結構形成于所述下娃層內，所述框架及所述質量塊形成于所述 娃片內。
[0024] -種對稱的MEMS加速度敏感芯片的制造工藝，所述制造工藝包括W下步驟：
[00巧]第一步，通過光刻和深度刻蝕，在第一娃片的底面上形成多個孔，形成彈性梁、第 一連接部、第二連接部W及梳齒結構；
[0026] 第二步，通過光刻和深度刻蝕，在第二娃片的頂面上形成多個凹坑，形成凹陷部；
[0027] 第Η步，在所述第二娃片的表面生長或者淀積一層二氧化娃層；
[0028] 第四步，將所述第一娃片的底面與所述第二娃片的頂面進行鍵合；
[0029] 第五步，在所述第二娃片的底面上淀積氮化娃層，通過光刻和刻蝕，將所述第二娃 片的底面的部分氮化娃及二氧化娃層去除；
[0030] 第六步，對暴露在外的第二娃片的底面進行深度刻蝕至所述第二娃片頂面的二氧 化娃層；同時將第一娃片減薄一定厚度；
[0031] 第走步，去除氮化娃層，刻蝕二氧化娃，形成質量塊；
[0032] 第八步，將兩塊經前述步驟加工的加速度敏感芯片的半部沿底面進行娃-娃鍵 合；
[0033] 第九步，通過深娃刻蝕形成自由的加速度敏感芯片；
[0034] 第十步，制作加速度計下蓋板，挖空活動區域對應位置，并淀積金屬電極；
[0035] 第^^一步，將加速度計與下蓋板鍵合；
[0036] 第十二步，在所述第一娃片上淀積金屬，并引出電極。
[0037] -種對稱的MEMS加速度敏感芯片的制造工藝，所述制造工藝包括W下步驟：
[0038] 第一步，在絕緣體上外延娃娃片的頂面和底面上生長或淀積出二氧化娃層；
[0039] 第二步，通過光刻和刻蝕，在所述絕緣體上外延娃娃片的頂面上的所述二氧化娃 層上刻蝕出多個深至上娃層的孔，并在所述絕緣體上外延娃娃片的底面刻蝕出深至下娃層 的凹坑；
[0040] 第Η步，在所述絕緣體上外延娃娃片的頂面和底面上淀積氮化娃；
[0041] 第四步，通過光刻和刻蝕，將所述底面上的部分氮化娃層去除，并露出所述下娃 層；
[0042] 第五步，通過深度刻蝕，將所述下娃層刻蝕至氧化埋層；
[0043] 第六步，通過刻蝕，將淀積在所述底面的氮化娃與二氧化娃去除；
[0044] 第走步，將兩片經過前述步驟加工的加速度敏感芯片的半部沿底面進行娃-娃鍵 合；
[0045] 第八步，去除兩面氮化娃，對暴露在外的兩層上娃層分別深度刻蝕至氧化埋層，形 成第一連接部、第二連接部、彈性梁W及梳齒結構；
[0046] 第九步，對所述絕緣體上外延娃娃片進行高溫氧化或化學氣相淀積，在暴露在外 的所述上娃層和所述下娃層的表面形成一層二氧化娃層；
[0047] 第十步，通過刻蝕，將所述上娃層的孔內的氧化埋層去除；
[0048] 第十一步，通過深度刻蝕，將所述上娃層的孔進一步刻蝕至一定深度；
[0049] 第十二步，對所述孔進行橫向腐蝕，形成凹陷部W及自由的彈性梁；
[0050] 第十Η步，將所述絕緣體上外延娃娃片表面的二氧化娃去除，形成加速度敏感芯 片；
[0051] 第十四步，制作加速度計下蓋板，挖空活動區域對應位置，并淀積金屬電極；
[0052] 第十五步，將加速度計與下蓋板鍵合；
[0053]